

# 第2章 计算机系统的组成

## 1.2 计算机系统的组成

冯·诺依曼结构的组成 (五大部分) 运算器、控制器、输入设备、输出设备。

- (1) 主要功能: 存储程序和数据。
- (2) 分为主存储器和辅助存储器。

主存: 读写速度相对较快, 价格高, 但容量受限、掉电后存储的信息消失。

辅存: 读写速度慢, 价格低, 但容量大、具有非易失性, 可实现算术或逻辑运算, 寄存器是运算器内部的高速存储单元, 访问速度最快。

- (2) 主要构成: 算术逻辑单元 ALU 和寄存器阵列
- 3 控制器: 计算机的指挥控制中心
  - (1) 主要功能: 根据指令对计算机各部件进行操控, 协调各部件有序工作
  - (2) 主要构成: 指令寄存器 IR (Instruction Register), 指令译码器 ID (Instruction Decoder), 操作控制器 OC (Operation Controller)。
- 4 输出设备: 将信息进行编码后输入计算机
- 5 输入设备: 向外输出由计算机处理后的结果

## 1.3 计算机中数的表示方法

理解符号数的表示方法, 会求补码。

三种码的表示方式: 原码、反码和补码。原码: 最高位符号位, 其余为绝对数值; 反码: 负数为数值取反; 补码: 负数为数值取反加一。

定点数: float; 31 符号位; 30-23 0x<=2<sup>-i</sup> (n=i-1)。

浮点数: mbit; 阶码: 11 符号位; 30-23 0x<=2<sup>-i</sup> (n=i-1)。

Double: 63 符号位; S: 62-52 1bit 阶码, 51-0 52 位有效数字

## 第2章 计算机系统的结构与工作原理

### 2.1 计算机系统的结构与组成

程序执行设计思想 理解

每条指令的执行过程都可以分解为一系列的微操作

① 微操作特点: 可由简单电路实现, 可被多个指令复用。

② 两种实现方式: (1) 微程序控制器

a. 基本概念: 指令执行过程可通过多个微操作序执行完成的操作。指令 (微程序) → 微指令 → 微操作 → 微程序 (微指令的序列)

微指令是一个单位时间内出现的一组微操作的描述语句

对每个微操作进行编程, 形成微操作序, 微操作序可由简单电路产生微操作控制信号。

微程序控制信号: 指示后续微操作的执行顺序。

微操作序执行顺序控制位 = 微指令序

指令一段由若干微指令编排成微程序。

所有指令对应的微程序都存放在控制存储器 CM 中, 指令执行时, 对应的 (微程序的) 控制信号从 CM 中 (逐码) 读出, 其中微操作码经过译码产生微操作控制信号。

a. 工作原理和过程

计算机指令分为操作码和操作数地址两部分。其中, 操作码由指令译码器译码, 译码结果是该指令对应的微程序 CM 中的首地址 (微程序的入口地址), 该地址经地址译码器译码后, 从 CM 中读出第一条微指令, 其中微操作码部分送往微程序译码器进行译码, 生成相应的控制信号以实现对规定的微操作。执行顺序控制位送往地址形成电路, 生成下一条微指令的地址 (微指令地址), 不断重复上述过程, 直到这段微程序全部执行完成。

c. 特点: 硬件电路简单, 可支持复杂指令, 速度慢

(2) 硬连线控制器

也称为固定逻辑控制器, 最早采用的控制器设计方法把控制器看作专门产生固定时序的控制信号的逻辑电路, 以使用户实现的速度快于设计目标。因指令功能的多样性和差异性, 导致所实现的控制器逻辑电路复杂、规模庞大, 并且一旦形成就无法变更, 除非重新设计和重新布线。

### 2.2 微机型计算机系统 存储器分级设计思想 (兼顾速度、容量、成本)

对存储器的要求: 速度快、容量大、成本低

破局方法: 分级存储体系结构

用户内存容量大、成本低和非易失的要求, 使用 DRAM 型内存, 兼顾速度、容量和成本。

使用高速缓存 cache, 减少 CPU 访问内存的开销。cache 位于 CPU 与内存之间, 为 SRAM 型小容量高速缓存器, 用于存放 CPU 最近使用过或者可能要用到的指令和数据。

小端和大端格式 (基本概念) 了解

小端格式: 高位高地址, 低位低地址

大端格式: 低位低地址, 高位高地址

地址与字长的对齐 了解

16 位机, 字起始地址为 2 的倍数, 32 位机, 字起始地址为 4 的倍数

### 2.3 微型机 CPU 子系统

#### 1. 运算器

a. 算术逻辑单元 ALU (Arithmetic Logical Unit) 负责运算, 也是数据通路的一项重要组成部分; 组成: 带有先行进位功能的全加器 (简称加法器)、移位寄存器以及相应的控制逻辑

b. 累加器 ACC (Accumulator) 提供需要送入 ALU 的操作数, 存储 ALU 的计算结果

c. 暂存寄存器 暂时存放需要送入 ALU 的操作数, 但不存放计算结果; 暂存寄存器是透明的, 程序员不可见

d. 标志寄存器 FR (Flag Register) 标志寄存器 FR: 分为标志 (条件码) 和控制位

状态位: 记录 ALU 运算后的状态或者特征; 控制位: 对 CPU 的某些行为进行控制和管理

2 控制器 整个 CPU 的指挥控制中心

① 功能和作用

根据指令中的操作码和时序信号, 产生各种控制信号, 对系统各个部件的工作过程进行控制, 指挥和协调整个计算机有序地工作

② 控制器的主要构成

指令寄存器 IR (Instruction Register): 临时存放从内存中取出的 CM 中取出下一条待执行指令, 其输出作为指令译码器的输入。

指令译码器 ID (Instruction Decoder): 计算机只能执行“指令”; 指令由操作码和地址两部分构成; 指令译码器只对操作码进行译码, 分析和识别指令应该执行什么样的操作。

操作控制器 OC (Operation Controller) 根据指令译码器的译码结果, 产生所需的各种控制信号并发送到相关部件, 控制这些部件完成规定的操作。操作控制器内部包括时序脉冲发生器、控制信号发生器、启停电路和复位逻辑等。

有些观点认为还包括程序计数器 PC (Program Counter): 存放下一条待执行指令在内存中的地址。

- (2) 微操作

每条指令的执行过程都可以分解为一系列的微操作

微操作特点: 可由简单电路实现, 可被多个指令复用

两种实现方式: 微程序控制器和硬连线控制器

a. 微程序控制器

计算机指令分为操作码和操作数地址两部分

特点: 硬件电路简单, 可支持复杂指令, 速度慢

过程: ① 操作码由指令译码器译码, 译码结果是该指令对应的微程序 CM 中的首地址 (微程序的入口地址) (所有指令对应的微程序都存放在控制存储器 CM 中)

② 该地址经地址译码器译码后, 从 CM 中读出第一条微指令

③ 其中微操作码部分送往微程序译码器译码, 生成相应的控制信号以实现对规定的微操作

④ 执行顺序控制位送往地址形成电路, 生成下一条微指令的地址

⑤ 不断重复上述过程, 直到这段微程序全部执行完毕

b. 硬连线控制器

把控制器看作专门产生固定时序的控制信号的逻辑电路, 以使用户实现的速度快于设计目标。

特点: 速度快, 电路复杂, 不支持复杂指令。调试和改动困难, 一旦被微程序取代。近年因 RISC 的兴起和 VLSI 的进步, 又重新焕发

青春, 再度兴起

- (3) 寄存器阵列

也称为寄存器组、寄存器堆和寄存器文件。CPU 内部的若干高速存储单元, 每个都有编号或名称。

名称: CPU 与寄存器之间的数据交换速度最快。寄存器数量有限。分为专用寄存器和通用寄存器两大类。

- (4) 地址和数据缓冲器: CPU 内部总线与系统总线之间的接口
- (5) 数据通路: 数据是在运算器、寄存器阵列和系统总线接口之间通过内部总线进行传送, 所以这几个部件也被称为系统接口 (Data-path)

### 2.4 微机型指令集和指令执行过程

微机型指令执行流程 (结合汇编语言、指令翻译、寻址方式、流水线原理) 掌握

- (1) 概念
- a. 指令: 分为微指令、机器指令和宏指令。微程序: 微程序的命令; 指令: 机器指令; 机器指令是 CPU 能识别和直接执行的、二进制组成的代码, 包括操作码和操作数两部分; 宏指令: 由若干条机器指令组成的代码块。
- b. 指令系统: 一台计算机中所有指令的集合
- c. 汇编指令: 助记符到操作码, 标号和符号到指令和操作数地址
- d. 指令周期: 开始取得到操作码指令的时间 + 一个 CPU 周期 + 一个指令周期为若干 CPU 周期 (也称为机器周期), 一个 CPU 周期等于一次取指时间, 也称为总线周期。一个总线周期包括若干 T 周期, 也称为时钟周期。T 周期或时钟周期是处理器最基本的单位时间。

(2) 指令执行流程

用汇编语言编写的程序称为汇编语言源程序, 简称汇编程序。汇编后的机器指令顺序存放, 若指令长度为 4 字节, 后一条指令地址等于前一条指令地址加 4 (PC 的增量为 4)。

- ① PC 内容 0x20000000 送至地址缓冲器/驱动器, 地址总线的输出经地址译码器译码, 寻址内存单元
- ② PC 值自动加 4 (假设 PC 内容的单位是字节), 指向下一条指令的存放地址 (何时修改 PC 有不同的策略)
- ③ OC 发读信号, 将 "E3 A0 06 FF" 读出到数据总线;
- ④ 由于是取指操作, 数据总线上的数据被装入 IR
- ⑤ ID 对操作码译码, OC 产生相应的控制信号
- ⑥ 第一条指令操作码就是立即数 (取指时间从指令编码中立即得到的数), 被装入 RO 寄存器后指令执行完毕

### 2.5 计算机体系结构的改进 RISC 与 CISC 各自特性与区别

(1) CISC

指令长度不一, 非 Load/Store 体系 (运算必用寄存器), MOVE 操作 (寄存器间和寄存器与寄存器之间), 两操作数, 指令功能强大。寻址方式多样、程序简洁、CISC 处理采用微程序控制器性能问题, 完成一条指令需要到控制 ROM 中顺序读出多条微指令, 需要多个在时间上串行执行的微操作, 这种在时间上的串行作业模式将影响指令的并行度。

解决思路: 1. 提高处理器的工作时钟频率, 加快微操作的节奏。但是增加时钟频率受到半导体材料物理特性的限制, 并且难以消除由此产生的功耗和发热问题。

2. 使用流水线和超标量等技术, 让多条指令在时间上并行执行。但是基于 CISC 体系结构的特点, 流水线和超标量的设计和实现遭遇了诸多困难

(2) RISC

寻址方式简单, 种类较少指令集中的指令数量较少; Load/Store 体系结构, 每条指令长度一致, 执行时间相同; 面向寄存器的普遍特性 (早期的 CISC 属于面向累加器); 算术和逻辑运算指令支持三操作数; 只能对寄存器操作数进行算术和逻辑运算; 程序员代码量大, 为设计复杂程序需要使用较多的寄存器指令。

特点: 摒弃微程序设计方案, 采用硬连线方式实现控制器; 为了减少硬件实现难度, 采用精简指令集;

指令简单、长度一致、执行时间相同, 这些特点使其易于引入流水线和超标量等, 大幅度提高处理器性能并行处理能力

流水线基本原理: 流水线的各级处理器划分成三种相关冲突及解决 掌握

- (1) 流水线技术

将功能部件按指令步骤顺序进行排列部署, 前后部件之间用缓冲寄存器, 构成指令处理流水线。多条指令可在流水线上以时间重叠方式并行执行

五级流水线: Fetch 取指 Decode 译码 Read 取操作数 Execute 执行 Writeback 回写

三种相关冲突:

- 资源相关: 也称为结构相关: 多条指令在同一个周期内争用一个公用部件
- 1) 后面一条指令等待一个节拍再启动, 2) 采用哈勃结构
- b. 数据相关: 后一条指令试图在前一条指令写前写指令的结果, 例如写后写 WAW 后一条指令试图在前一条指令写前写指令的结果读后写 WAR 后一条指令试图在前一条指令写前读指令的结果; 1) 定向推送 (前送), 前一条指令执行结果通过专用通道直接推送给下一条, 减少一个流水线周期, 可减少数据相关。2) 优化编译器, 对前指指令进行检查, 调整执行顺序
- c. 控制相关: 遇到转移指令时, 后续已进入流水线的指令都应清空。

减少转移代价的方法: 1 对于无条件转移指令, 增加电路, 在译码阶段提前计算转移目标地址 2 转移预测技术

(2) 转移预测技术

转移延迟槽 (branch delay slot): 转移指令 Ij 后面的一个时间片。无论是否转移, 位于转移延迟槽的指令总是会被执行。可根据预测结果选择合适的指令“装入”转移延迟槽

动态转移预测: 根据转移指令过去和将来的预期所使用指令的有关信息, 并按照查找表的形式进行组织。BTB 不能太大, 一般为 1024 个表项, 其内容包括: 转移指令 Ij 的地址 (查找表索引); Ij 转移可能性的量化结果 (2bit 处理器); 转移目标索引 I\_k 的地址。

每个指令在取指时, 处理器根据其在 BTB 中进行快速搜索, 若有记录表明这是转移指令, 再根据其 "I\_k" 进行相关处理, 最后根据这条指令的实际行为进行下一步, 修正其在 BTB 中的 "档案" 记录。

超标量技术

超标量技术是通过重复设置多个功能部件, 并让这些功能部件同时工作来提高指令的执行效率, 实际上是以增加硬件资源为代价来换取处理器性能的使用。使用超标量技术的处理器在一个时钟周期内可发射多条指令。

典型的超标量流水线处理把一条指令的执行过程分解为取指令、译码、执行、访存、写会等各级流水线, 每一级的执行时间为一个基本时钟周期, 让一条指令从译码阶段流动到执行阶段通常称为发射指令。

单发射是指处理器在一个时钟周期内从寄存器取出一条指令进入指令流水线处理。它的设计目标是每个时钟周期平均执行一条指令。但是实际上由于数据相关、控制相关以及资源冲突等原因, 只能接近一条指令。

所以, 超标量还有另外一种说法: 在一个时钟周期内处理器必须发射多条指令。为了能够支持同时发射多条指令, 超标量处理器至少要有至少两条及/或能够同时工作的指令流水线。具有多条能同时工作的流水线是所谓超标量的前提。

### 2.8 计算机性能评测

1. 机器字长 (64 位)
2. 存储容量
3. 总线带宽和数据吞吐速率
4. 能耗与环保
5. RASIS 特性: RASIS 特性是可靠性 (Reliability)、可用性 (Availability)、可维护性 (Serviceability)、完整性 (Integrity) 和安全性 (Security) 五者的统称。
6. 运算速度:

CPU 时钟周期: 一个时钟脉冲所需要的时间, 也叫时钟脉冲宽度

时钟周期: 它是 CPU 中最小的时间单位

主频 (CPU 时钟频率): 1 秒中的时钟脉冲数, 即时钟周期的倒数

CPI: 执行一条指令所需要的时钟周期数 = 总时钟周期数 / IC; IC: 总指令数

CPU 执行时间: 运行一个程序所花费的时间 = CPU 时钟周期数 / 主频 = (指令条数 \* CPI) / 主频

MIPS: 每秒执行多少百万条指令 = 指令条数 / (执行时间 \* 10<sup>6</sup>) = 主频 / CPI

FLOPS 是 floating point operations per second 每秒所执行的浮点运算次数的英文缩写。

它是衡量一个电脑计算能力的标准

最后面的 S 是 8 的意思, 前面的 p 是个常量, 1P=1024T 1T=1024K 1K=1024M 1M=1024K 这里的 MOPS 就是每秒运算能力为 1024 万次

### 第3章 存储系统

#### 3.1 只读存储器 ROM 电路结构、地址译码


(1) 地址译码: 地址译码电路包括译码器、地址译码器和输出缓冲器三个组成部分。

存储阵列由许多存储单元排列而成。存储单元以二进制管构成, 也可以用双极型三极管或 MOS 管构成。每个单元存放一位二进制代码 (0 或 1)。每一个或一组存储单元有一个对应的地址代码。

地址译码器的作用是将输入的地址代码译成相应的控制信号, 利用这个控制信号从存储阵列中将指定的单元选通, 并把其中的数据送到输出缓冲器。

#### 三态输出缓冲器的作用有两个, 一是使系统与系统的总线连接与隔离, 二是实现对输出状态的三态控制, 以便与系统的总线连接与隔离。

#### (2) 总线、位线:



如 4 位数据输出, 4 × 4 位的 MOS 管, 选中每行地址。地址 A1、A0, 译码后输出 4 条选择线 W0~W3, 用于选中 4 个单元的某一个 (每个单元 4 位输出)。存储阵列由 MOS 门组成, W0~W3 任何一根线上给出高电平信号时, 将 W0~W3 输出 → 4 位二进制代码。将每个地址代码称为一个“字”, 地址 A3 输出称为“字选择信号”, 将 A3 代码称为“位线 (或数据线)”。输出端的缓冲器用来提高负载能力, 并输出给高、低电平转换为标准的逻辑电平。同时, 通过给定 EN 信号实现对输出数据的三态控制, 将数据反相输出。

#### 3.3 随机存取存储器

##### 静态 SRAM 动态 DRAM

#### 3.4 存储器与 CPU 的连接 地址空间与存储器连接, 存储器的位扩展、字扩展 掌握

位扩展: 在存储器芯片位数不变的前提下, 进行数据的位扩展

字扩展: 在存储器芯片位宽不变的前提下, 进行字数扩展

组合扩展: 在位长和字数均不足时, 采用复合扩展方式。先位扩展再字扩展

3.5 高速缓冲 Cache 基本工作原理及作用 (仅描述概念即可) 理解

(1) 程序访问的局部性原理; 两种局部性: 时间局部性和空间局部性

时间局部性: 最近访问的信息很可能再次被访问。

空间局部性: 最近访问信息的邻近信息可能被访问。

(2) 思想

根据程序访问的时间局部性, 把经常访问的代码和数据存放在高速缓冲存储器 (Cache) 中, 把不常访问的代码和数据存放在容量大的低速 DRAM 中, 尽量减少 CPU 访问 DRAM 的概率, 在保证系统性能的前提下, 降低缓存存储器的实现代价。

(3) 实现

Cache 设置在 CPU 与主存系统之间, 通常采用存取速度快且无需刷新的 SRAM 来实现。

在主存和 CPU 之间设置缓冲器, 如果当前正在执行的程序和数据存放在 Cache 中, 则当程序运行时不必再从主存存储器读取数据和指令, 而只需访问 Cache 即可。

(4) 组织方式

Cache 的基本单元称为行或字节块 (Line, Cache line)

32 位地址分为: Tag (比较 Tag) Index Blockoffset Byteoffset (一般两位)

数据字段: 保存从主存单元复制过来的数据, 单位是位。每个块的大小为 4 \* 128 字节, 典型的大小为 32 或 64 字节。

标志寄存器 (tag): 保存数据字段在主存中的地址信息, 又称为地址有效性位 (valid); 标识数据和 Tag 是否有效。

一致性好控制位: 指示该数据块是否被 CPU 更新并未写回至主存。

替换控制位: 向替换算法指示区域状态。

主存是以字节为单位复制或复制到 Cache 中。

(5) Cache 管理

当 Cache 已经用满, 但主存还需将新的字块调入 Cache 时, 就会执行一次 Cache 字块的替换。

当程序对 Cache 字块写入时, 需保证 Cache 字块和内存字块的一致性, 通常有两种写入方式:

写返回: 先写 Cache 字块, 待 Cache 字块被替换出去时再一次性写入内存字块

写穿写/写直达: 在写 Cache 字块的同时也写入内存字块

(6) Cache 性能 = 命中率 \* 获取数据的几率称为命中率 (Hit Rate)

(7) Cache 的地址映射与替换

地址映射: 由映射存储器 (Associative Memory) 的块表 (Block Table) 实现, (地址自动转换)

必须记住的映射关系

全相联映射 (Fully associative mapping): 完全随意的对应 (没有 index)

多路相联映射 (Direct mapping): 一对多的硬性对应

多路相联映射 (Multi-way set associative mapping): 多对多有限随意对应

(8) Cache 更新与替换策略

旁路读出 (Look Through)

CPU 对主存的所有数据请求都首先发送到 Cache, 在其中命中。如果命中, 则切断 CPU 对主存的请求, 并将数据送出, 不命中, 则将数据请求传至主存。

缺点: 优点: 降低了 CPU 对主存的请求次数;

缺点: 延迟了 CPU 对主存的访问时间。

旁路读入 (Look Aside)

CPU 同时向 Cache 和主存发出数据请求。由于 Cache 速度更快, 如果命中, 则 Cache 在将数据送出给 CPU 的同时, 还来得及中断 CPU 对主存的请求, 不命中, 则 Cache 不做任何动作, 由 CPU 直接访问主存。

缺点: 优点: 没有时间延迟;

缺点: 每次 CPU 都进行主存访问, 从而占用一部分总线时间。

(9) Cache 写入更新策略

写回方式 (Write Through)

任一从 CPU 发去的写信号送到 Cache 的同时, 也写入主存, 以保证主存的数据能同步地更新。

缺点: 优点: 操作简单, 可靠性高;

缺点: 占用了主存写速度, 由于主存的慢速, 降低了系统的写速度并占用了总线时间, 没有发挥 Cache 高访问优势。

写回方式 (Write Back)

更新数据只写到 Cache, 而主存中的数据不变。在 Cache 中设置“修改标志位”, 供每次 CPU 的数据更新时判断, 以写入主存相应的单元中

缺点: 优点: 克服写通方式的弊病, 减少了对主存的访问次数

缺点: Cache 与主存数据不一致的隐患, 控制也较复杂

#### (10) Cache 替换策略

随机 (Random) 替换

缺点: 方法最简单, 硬件实现简单, 速度快

优点: 放出的数据可能马上就需要再次使用, 增加了映射装入次数, 降低命中率和效率

先进先出 (FIFO)

根据进入 Cache 的先后次序来替换, 先调入的 Cache 块被首先替换

缺点: 不需经常记录各个块的使用情况, 会被调入, 且系统开销小; 一些需要经常使用的程序可能会实现, 新的替换块

最经常使用 (Least Frequently Used, LFU)

将一段时间内被访问最少的块替换出去。每块设置一计数器, 从 0 开始计数, 每访问一次, 被访问的计数器就增 1。需要替换时, 将计数器最小的块换出, 同时将所有块中的计数器清零

优点: 方法较简单, 容易硬件实现

缺点: 统计的计数器块两次替换的块换出去, 不能严格反映近期被访问情况。新调入的块很容易被替换出去

近期最少使用 (Least Recently Used, LRU)

将 CPU 近期最少使用的块作为被替换的块。需要随时记录 Cache 中各个块的使用情况, 以便确定哪个块是近期最少使用的块。为每个块设置一个“未访问时间计数器”, 每次 Cache 命中时, 命中的“未访问时间”其它各块的计数器加 1。每当有新块调入时, 将计数最大的块替换出去

优点: 确保新加入的块保留, 还可把频繁调用后不再需要的数据淘汰掉, 提高 Cache 利用率和命中率。硬件实现并不困难

缺点: 无

(补: TC= Tightly Coupled Memory, 是一种高速缓存, 据说是在被集成在 CPU 芯片中)

#### 3.6 虚拟存储器 了解

虚拟存储器的两大特点: ① 允许用户程序使用比实际主存空间大得多的空间; ② 每次访问都要进行虚实地址转换

虚拟存储器提供了三个重要的能力: ① 高效使用主存, 将主存看成一个大磁盘地址空间的低速缓存; ② 保存活动区域, 并根据需要在磁盘和主存之间来回传送数据; ③ 只为每个进程提供一段的地址空间, 从而简化了存储器管理; ④ 保护了每个进程的地址空间不被其他进程破坏

虚拟存储器解决了三个根本需求: ① 确保可以对正在被访问需求比实际主存容量大的应用程序确保可执行程序被装入后占用的内存空间是连续的 ② 确保同时加载多个程序的时候不会造成内存地址冲突

优点: 确保新加入的块保留, 还可把频繁调用后不再需要的数据淘汰掉, 提高 Cache 利用率和命中率。硬件实现并不困难

缺点: 无

(补: TC=Tightly Coupled Memory, 是一种高速缓存, 据说是在被集成在 CPU 芯片中)

#### 3.6 虚拟存储器 了解

虚拟存储器的两大特点: ① 允许用户程序使用比实际主存空间大得多的空间; ② 每次访问都要进行虚实地址转换

虚拟存储器提供了三个重要的能力: ① 高效使用主存, 将主存看成一个大磁盘地址空间的低速缓存; ② 保存活动区域, 并根据需要在磁盘和主存之间来回传送数据; ③ 只为每个进程提供一段的地址空间, 从而简化了存储器管理; ④ 保护了每个进程的地址空间不被其他进程破坏

虚拟存储器解决了三个根本需求: ① 确保可以对正在被访问需求比实际主存容量大的应用程序确保可执行程序被装入后占用的内存空间是连续的 ② 确保同时加载多个程序的时候不会造成内存地址冲突

优点: 确保新加入的块保留, 还可把频繁调用后不再需要的数据淘汰掉, 提高 Cache 利用率和命中率。硬件实现并不困难

缺点: 无

(补: TC=Tightly Coupled Memory, 是一种高速缓存, 据说是在被集成在 CPU 芯片中)

#### 第4章 总线及接口

##### 4.1 总线技术

总线的五种分类方式, 主要是 DB、AB、CB 理解

总线按位置分类

片内总线 (In Chip Bus): 位于芯片 (CPU 或其他) 的内部, 连接 CPU 内部的各个部件

总线接口 (Chip Bus): 也称为芯片总线 (Component-Level Bus) 或者局部总线 (Local Bus), 连接 CPU 和外围芯片

片内总线 (Internal Bus): 又称为板级总线 (Board-Level Bus) 或系统总线 (System Bus), 用于系统内部各高速模块之间的互连; 例如 ISA、EISA、PCI 等

片外总线 (External Bus): 又称 I/O 总线或通信总线 (Communication Bus), 用于计算机之间, 或者计算机与外设之间的互连; 例如 SCSI、USB 等

#### 总线按功能分类

地址总线 (AB, Address Bus): 一般为单向传送总线, 信号通常从 CPU 发出, 送往总线所连接的所有输出或器件; 地址信号线用来指定数据总线上数据的去向与来源; 地址总线宽度决定了最大存储器寻址范围; 另外, 地址总线也可用于 I/O 端口的寻址。

数据总线 (DB, Data Bus): 用于传送数据信息, 通常为双向三态形式; 数据总线的宽度 (宽度) 是计算机系统的一个重要指标, 通常与微处理器的字长相一致。

控制总线 (CB, Control Bus): 用于控制 (完成各项操作所需要的) 控制信号, 协调计算机不同部件有序化地使用数据总线和地址总线控制信号的双向特性体现; CPU 送往存储器和 I/O 接口电路的; 如, 读/写、片选、中断响应等信号; 其他部件反馈给 CPU 的; 如, 中断信号、复位、总线仲裁等信号

涉及同时到电路单元时, 有些控制信号为互连接一个外设模块, 有些同时连接到多个模块有些控制信号为单向传送, 有些为双向, 有些控制信号总线信号在不同时间有不同的功能意义

一般来说, 总线信号线中, 除电源线、地线、数据总线和地址总线外的所有信号线都归为控制总线。

#### 总线按数据传输方式分类

串行传输: 需传输的比特串一个接一个地在一条信道上传输

并行传输: 比特以成组的形式在两条或更多的并行信道上进行传输

#### 总线按时序控制方式分类

异步传输: 双方有各自独立的定时时钟

同步传输: 双方需要采用统一的定时时钟

非复用: 每条信号线的功能恒定, 缺点是总线上的信号线数量较多

复用: 某些信号线在不同时间传输不同类型的信号, 旨在减少信号线的数量; 区分信号线上下时数据传输的是什么信号 (通信协议的约定 / 增加专用信号线加以标识)

#### 总线周期的四个阶段 掌握

(1) 总线操作与总线周期

通过总线进行信息交换的过程, 称为总线操作

总线设备完成一次完整信息交换的时间, 称为总线周期 (或总线传输周期)

总线时序是指, 总线操作过程中, 总线上各信号之间在时间顺序上的配合关系

#### (2) 总线周期的四个阶段

请求及仲裁 (Request and Arbitration) 阶段: 主模块请求, 仲裁机构决定下一个总线传输周期分给哪个请求源

寻址 (Addressing) 阶段: 取得总线使用权的模块, 地址发出本次要访问的模块 (存储器地址或 I/O 端口) 地址及总线命令, 通知参与传输的从模块开始启动

数据传输 (Data Transferring) 阶段: 主模块和从模块进行数据传输, 数据由源模块发出, 经数据总线到达目的模块

的(几个)模块;一个模块有故障就会造成整条“链”失效... 并行仲裁:又称为“独立请求仲裁”...




图 4.21 有等待状态的 AHB 传输时序



图 4.22 多个数据的 AHB 传输时序




图 4.23 WRAP4 (Four-beat wrapping burst) 突发传输时序




图 4.24 INCR4 (Four-beat incrementing burst) 突发传输时序




图 4.27 有等待状态的仲裁时序




图 4.28 有等待状态的总线仲裁




图 4.29 总线控制权在两个主机间的移交



图 4.30 突发传输的总线移交




图 4.31 突发传输的总线移交



图 4.32 突发传输的总线移交




图 4.33 突发传输的总线移交




图 4.34 突发传输的总线移交

和地。在 USB3.0 版本后,又增加了两对差分信号线以实现更高速的数据传输。

4.4 输入/输出接口 I/O 接口电路的典型结构了解

(1) I/O 接口的结构

数据端口: 数据就绪(Ready)忙碌位(Busy)错误位(Error) 命令/控制端口: 常见的命令信息有启动、停止、允许中断 (2) I/O 接口的分类

按数据传输方式: 串行接口; 并行接口 按主机访问 I/O 设备的控制方式: 程序查询接口; 无条件查询; 中断接口 直接存储器访问(DMA)接口

I/O 接口的功能 设置数据转换速度不匹配问题 设置电平转换电路解决电平不一致问题

I/O 端口和存储器统一编址, 也称存储器映像的 I/O (Memory Mapped I/O) 方式 存储器映像: 系统中每个 I/O 端口都看作 1 个存储单元

I/O 编址的方法 I/O 端口和存储器统一编址, 也称存储器映像的 I/O (Memory Mapped I/O) 方式

I/O 映像: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

过编程方式。如果使用嵌入式操作系统, MPU 由操作系统进行管理, 每个任务分配不同存储区域以及访问权限

4.4 输入/输出接口 I/O 接口电路的典型结构了解

(1) I/O 接口的结构

数据端口: 数据就绪(Ready)忙碌位(Busy)错误位(Error) 命令/控制端口: 常见的命令信息有启动、停止、允许中断 (2) I/O 接口的分类

按数据传输方式: 串行接口; 并行接口 按主机访问 I/O 设备的控制方式: 程序查询接口; 无条件查询; 中断接口

I/O 接口的功能 设置数据转换速度不匹配问题 设置电平转换电路解决电平不一致问题

I/O 端口和存储器统一编址, 也称存储器映像的 I/O (Memory Mapped I/O) 方式 存储器映像: 系统中每个 I/O 端口都看作 1 个存储单元

I/O 编址的方法 I/O 端口和存储器统一编址, 也称存储器映像的 I/O (Memory Mapped I/O) 方式

I/O 映像: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令


I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快

I/O 映像: 缺点: 对 I/O 口的操作与对存储器的操作完全相同, 无须专用 I/O 指令

I/O 映像: 优点: I/O 端口地址不占用存储器地址空间 I/O 端口地址译码简单, 寻址速度快



(3) 其他总线 调试访问端口(DAP)基于“增强型 APB”总线规范的 32 位总线

5.3 Cortex-M3/M4 的编程模型 Cortex-M3/M4 处理器 2 种操作状态: 2 种操作模式, 2 种访问等级(特权原理)理解

Thumb 状态: Thumb 状态, 执行 Thumb 指令的状态。由于 Cortex-M 系列处理器不支持 ARM 指令, 所以没有 ARM 状态

特权原理: 特权原理, 系统启动后处于特权线程模式, 在此模式下, 可以通过对特殊寄存器 CONTROL 的写操作

4.3 系统总线与外部总线 USB、PCIe 了解

PCI (Peripheral Component Interconnect, 外部设备互连) 总线, 是一种高性能的局部总线

PCI Express, 简称 PCI-E 或 PCIe, 相比于 PCI, PCIe 最大的改变是采用串行通信方式

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输
















USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输

USB (Universal Serial Bus, 通用串行总线) 是一种“外部总线” USB 采用差分方式传输, 在 USB1.0/USB2.0 中, “D+”和“D-”组成一对差分信号线用于数据传输



126

紧急事务处理完毕, 要及时将 PRIMASK 的最低位进行复位, 类似于 x86 系统的“开中断”

Table with columns: 编号, 类型, 优先级, 简介. Lists various interrupt types like NMI, HardFault, MemManage, etc.

此页PPT在5-2-5出现过

5.5 Cortex-M0 处理器的异常处理 异常处理的基本过程, 及异常优先级及优先级分类 (概念) 了解

(1) 异常类型 (Exception types) (2) 异常状态 (Exception states) 非激活状态 Inactive: 异常既不在激活状态也不在挂起状态

挂起状态 Pending: 异常源发出了服务请求, 正在等待处理 激活状态 Active: 正在接受处理器服务但未结束

异常 (如果某异常处理程序被更高优先级的异常服务打断, 则两个异常均处于激活状态) 激活并挂起状态: Active and pending: 异常正在接受处理器服务, 而相同异常源又产生

(3) 异常处理程序 (Exception handlers) (4) 异常向量表 (Vector table) 255个 (240个外部中断, 15个系统异常)

(5) 异常的优先级 (Exception priorities) 数字越小, 优先级越高 (6) 中断优先级分组 (Interrupt priority grouping)

Cortex-M3/M4 中, 每个中断都有一个 8 位的中断优先级的减少通过去除优先级寄存器的最低位 (LSB) 实现

优先级寄存器 3 个 8 位又分为两部分 (以 8 位为例): 分组优先级 (group priority), 又称为抢占优先级 (preempt priority), 子优先级 (subpriority)

(7) 异常流程 (Exception entry and return) a. 异常请求的接受 处理器接受请求的条件: 处理器处于运行状态; 异常处于使能状态

注意: 如果异常处理程序中出现了 SVC 指令, 而该异常的优先级不高于 SVC 的优先级, 就会触发硬件错误, 从而进入硬件错误的处理程序

b. 异常进入流程 异常进入流程包括如下配置: ①多个寄存器的值和返回地址被压入堆栈

②向向量表中取出异常向量 ③取出异常处理程序中的指令 ④更新多个 NVIC 寄存器 (后续介绍) 和内核寄存器 (PSR、LR、PC 及 SP)

加快中断执行速度—压栈顺序 R0~R3, R12, LR、PC (返回地址) 和 PSR 共 8 个寄存器被压栈

堆栈的原理, Cortex-M3/M4 处理器的堆栈模型 (满递减) 及双堆栈结构 理解

堆栈是一种特殊的数据结构, 一种只能在一端进行插入和删除操作的数据表

堆栈的数据存取操作按照后先进先出 (LIFO) 的原则, 并通过堆栈指针指示当前的操作位置

(1) 堆栈的作用 ①保护断点, 以便在异常/中断响应后, 处理器能够从中断点处继续下一条指令的地址, 以及处理器状态寄存器的内容

②保存现场, 以便当异常返回或高级程序处理结束时, 可以恢复现场. 异常/中断服务程序, 或者正在执行的函数或者子程序, 如果需要使用某些寄存器, 可以使用堆栈保存这些原来的内容

③实现主程序与函数或者子程序的参数传递. 函数或者过程调用有多种参数传递方式, 堆栈传递是一种最安全的方式, 并且对参数数量几乎没有限制

④用于存储局部变量 ⑤堆栈类型 ⑥按照堆栈在存储器中的地址增长方向 递增堆栈 (Ascending Stack): 向堆栈写入数据时, 堆栈区由低地址向高地址生长

递减堆栈 (Descending Stack): 向堆栈写入数据时, 堆栈区由高地址向低地址生长

⑦按照堆栈指针 SP 所指示的位置 满堆栈 (Full Stack): 堆栈指针 SP 始终指向栈顶元素, 也就是指向堆栈最后一个已使用的地址

空堆栈 (Empty Stack): SP 始终指向下一个将要放入元素的位置, 也就是指向堆栈的第一个没有使用的地址或空位置

⑧ 4 种基本堆栈类型 满递减 (FD): SP 指向最后压入的数据, 且由低地址向高地址生长 满递增 (FI): SP 指向最后压入的数据, 且由高地址向低地址生长

空递增 (EA): SP 指向下一个可用空位置, 且由低地址向高地址生长 空递减 (ED): SP 指向下一个可用空位置, 且由高地址向低地址生长

Cortex-M 系列处理器只能使用满递减 (FD) 类型 (4) 双堆栈 Cortex-M3/M4 的双堆栈使用 MSP 和 PSP 两个堆栈指针, 分别服务于不同的操作模式和特权访问等级

CONTROL 寄存器中 nPRIV 和 SPSEL 的不同组合, 两个堆栈共有 4 种场景, 其中前三种比较常见

nPRIV SPSEL 应用场景 0 0 无操作系统的简单应用, 特权访问等级+主堆栈 (MSP)

0 1 有操作系统的简单应用, 当前执行的任务是特权访问等级的线程模式, 选择使用进程栈, 主堆栈用于操作系统内核以及处理程序

0x4000 0000 第 0 位->0x2000 0000 0x4000 0000 第 3 位->0x4200 0000

0x2000 就是十进制的 32, 意思是扩展 32 倍大小 0x1000 \* 2 + 2\*4200000 = 0x4200

时钟系统是由振荡器 (信号源)、定时唤醒器、分频器等组成的电路. 常用的信号源有晶体振荡器和 RC 振荡器, 时钟是 CPU 系统的脉搏

外设部件在时钟的驱动下完成各种工作, 比如串口的数据发送、A/D 转换, 定时计数等等. 因此时钟对于计算机系统是至关重要的, 通常时钟系统出现问题也是致命的, 比如振荡器不起振, 振荡不稳, 停振等等

(2) 时钟树 时钟树从左至右, 相关时钟依次可分为 3 种: 输入时钟、系统时钟和由系统时钟分频所得其他时钟

a. 输入时钟 从时钟频率分: 高速时钟和低速时钟 从芯片角度分: 内部时钟 (片内时钟) 和外部时钟源 (片外时钟)

因此, 结合频率及内外: 高速外部时钟 HSE: ①-②-③-④-⑤得 SYSCLK. 高速内部时钟 HSI: 片内 RC 振荡器产生; 不稳定; 上电开始作为初始系统时钟; 8MHz.

低速外部时钟 LSE: 外部晶振, 提供给实时时钟; 32kHz. 低速内部时钟 LSI: 片内 RC 振荡器产生; 提供给实时时钟和看门狗; 40kHz

锁相环输出频率 PLL: 输入源可选 HSI/2、HSE 或 HSE/2. 倍频 2~16 倍; 输出最大 72MHz b. 系统时钟 SYSCLK

由 SW 根据用户设置, 选择以下 3 个中的一个一路输出而得 PLLCLK: HSE; HSI 专门提供 MCO (主时钟输出); 以实时检测时钟系统是否运行正常

提供软件编程, 选择以下 4 个中的一个一路在 MCO 上输出 SYSCLK: PLLCLK; HSE; HSI. c. 由系统时钟分频所得其他时钟: 即 SYSCLK 经过 AHB 预分频器输出

为 HCLK: AHB 时钟 (通常, 预分频系数为 1, 常为 72MHz). 最高 72MHz; 为 INCK: 内核时钟和 DMA 时钟信号

CLK: 内核“自由运行”时钟; 与 HCLK 互相同步; 最高 72MHz; HCLK 停顿时, 仍能继续运行, 保证内核睡眠时也能采样到时钟跟踪器休眠事件

PLL2: 类似 PLLK1, 片外时钟; 最高 72MHz (常为 72MHz); 为 APB2 总线 2 上 (高速) 外设时钟

SDIOCLK: SDIO 外设时钟 STM32CLCK: 可变速率存储控制器时钟 FSCLK: 系统时间定时器 SYSTICK 的外部时钟源; AHB 输出再经过 8 分频后得到; 等于 HCLK/8

TIMxCLK: 定时器 2~7 内部时钟源; PCLK1 经过倍频 (\*1 或 \*2), 由 APB1 分频系数是否 1/0 判断得出所得

TDMxCLK: 定时器 1/8 内部时钟源; PCLK2 经过倍频 (\*1 或 \*2), 由 APB2 分频系数是否 1/0 判断得出所得

ADCLK: ADCL/ADCS3 时钟; PCLK2 经过 AD 预分频器 (2, 4, 6, 8) 所得 8.6 ARM 中的 GPIO 给定库函数时 GPIO 的基本输入输出编程; 引脚复用功能 掌握

(1) 普通推挽输出 PP 引脚可以输出低电平 (0) 和高电平 (VDD), 用于较大功率驱动的输出. 此模式下, I/O 引脚用于连接 LED、蜂鸣器等数字器件

(2) 普通开漏输出 OD 引脚只能输出低电平 (0), 如果想输出高电平 (外接上拉电阻的电压) 需要外接上拉电阻和上拉电源. 通常, 此模式下, I/O 引脚用于: 连接到不同电平器件; 线与输出; 或用普通模式模拟 I2C 通信

(3) 复用推挽输出 AF\_PP 引脚不再是普通的 I/O, 它不仅具有推挽输出的特点, 而且还使用片内外设的功能. 通常, 此模式下, I/O 引脚用作 USART 的发送 Tx 或者 SPI 的 MOSI、MISO、SCK 引脚等

(4) 复用开漏输出 AF\_OD 引脚不再是普通的 I/O, 不仅具有开漏输出的特点, 而且还使用片内外设的功能. 通常, 此模式下, I/O 引脚用作 I2C 的 SCL 或 SDA 等

(5) 上拉输入 IPU 引脚用于默认上拉至高电平输入 (6) 下拉输入 IPD 引脚用于默认下拉至低电平输入

(7) 浮空输入 IN\_FLOATING 引脚用于不确定高低电平输入. 例如, 连接外部按键或作为 USART 接收端 RX、IC 等等

(8) 模拟输入 AIN 8.7 定时 定时器 (基本和通用) 的 3 种计数模式, 普通输入捕获、PWM 输入捕获、比较输出、PWM 输出的基本原理 掌握

基本定时单元时间, 可由以下公式计算: 定时器时间 = (ARR+1)\*(PSC+1)/TIMxCLK

给定定时器定时配置的基本功能编程, 包括硬件连接、相关 GPIO 口及定时器的初始化配置、精确延时实现、硬件中断的综合应用 掌握

8.8 中断控制 NVIC 的基本概念及特性, 中断优先级、向量表、服务函数、设置过多个重要概念 掌握

给定库函数时 EXTI 及 NVIC 的基本功能编程, 包括硬件连接、软件配置 (初始化)、简单 ISR 的编写 掌握

8.9 USART 给定库函数时 USART 简单数据收发功能编程, 包括硬件连接、相关部件初始化配置、数据收发操作 掌握

8.10 SPI 与 I2C SPI、I2C 接口原理 (大或传统模式) 了解 (1) SPI (串行外设接口 (Serial Peripheral Interface))

是一种全双工、同步通信总线 (双向) 需要至少 4 根线, 事实上 3 根也可以 (单向传输时) MISO (Master Input Slave Output), 主设备数据输入, 从设备数据输出

MOSI (Master Output Slave Input), 主设备数据输出, 从设备数据输入 SCLK (Serial Clock), 时钟信号, 由主设备产生 CS (Chip Select), 从设备使能信号, 由主设备控制

SPI 是一种简单的主从通信协议. SPI 上可以挂载一个主设备和多个从设备. 任何时刻, 一个主设备只与一个从设备进行通信, 通信的从设备 CS 为低电平. 在不使用 CS 信号时, SPI 上只能有一个主设备与一个从设备. SPI 由主设备提供时钟信号, 所有从设备共享同一个时钟信号, 且速率可调节. 有多种工作方式. SPI 的缺点是没法应答机制, 传输过程全部由主设备进行控制. 数据传输成功与否无法直接验证.

APB2 (PCLK2) 为 72MHz (AHB 输出为 72MHz 时)

快速辨析 (选择填空) 计算机发展历程: 电子管阶段; 晶体管时代; 集成电路时代; LSI 及 VLSI 时代; ULSTI & GSTI 时代

摩尔定律: 晶体管的大小将以指数速率变小, 在价格基本不变时, 芯片上集成的晶体管数目每年将增加一倍

计算机体系结构: 按固定顺序组织的计算机数据和指令的集合 闪存存储器类型: 闪存 (主要由 ROM 组成的机械硬盘、Flash 固态硬盘 SSD)

主存储器 (内存): 主要由 DRAM、ROM 组成 高速缓存 Cache: SRAM 寄存器; 触发器

微控制器的实现方式: 微操作: 每条指令的执行过程都可以分解为一系列的微操作 两种实现方式: 微处理器 (CPU); 硬连线控制器 RISC

计算机各部件软件功能划分为两大阵营: CU 和 EU: EU 负责控制, 负责指令译码, 生成相应控制信号 EU 负责指令执行, 如生成地址、读取和传送数据、计算和处理数据、存储结果、更新 PSR 和 PC 指令

微指令: 微程序级的命令 机器指令: 简称指令. CPU 能识别和直接执行的一条二进制编码序列; 包括操作码和操作数两部分. 宏指令: 由若干条机器指令组成的软件指令

存储器类型 (1) 半导体存储器 (只读存储器 ROM; 掩模 ROM (不可修改); 可编程 ROM (PROM) (不可多次修改); 可擦除可编程 ROM (EPROM); EEPROM; Flash Memory (包括 NAND 和 NOR))

NAND: NAND-Flash 存储器具有容量较大、改写速度快等优点, 适用于大量数据的存储 NOR: NOR 的特点是芯片内执行 (XIP, eExecute In Place), 这样应用程序可以直接在 Flash 闪存内运行, 不必再把代码读到系统 RAM 中. NOR 的传输效率很高, 在 1~4MB 的小容量时具有极高的成本效益, 但是其低值的写入和擦除速度大大影响了它的性能

随机存取存储器: 静态存储器 SRAM; 动态存储器 DRAM (2) 磁介质存储器: 磁盘 (硬盘、软盘); 磁带; 利用磁介质的磁化来存储信息 (3) 光存储器: 只读型光盘; 可记录型光盘; 反射光强度代表 0 和 1

存储器性能指标: 最重要的指标是存储器的容量和存取速度: 存储器中存储单元的总数, 常称为该存储器的存储容量

存取时间 (访问时间) TA: 存取时间称存储访问时间, 是指从启动一次存取存储器操作到完成该操作所经历的时间 存取周期 TC: 存取周期是指连续启动两次独立的存取存储器操作 (如连续两次读操作) 所需间隔的最小时间

数据传送速率 (频宽) DM: 数据传送速率, 指单位时间内能够传送的信息量 功耗与功耗: 便携式微机, 其便携性和续航时间尤为重要, 因而对可靠性、功耗非常敏感

可移植性: 采用平均故障间隔时间 MTBF 衡量, 即两次故障之间的平均时间间隔 DRAM 和 SRAM SRAM: 用双稳态触发器 (锁存器) 存储信息; 速度快 (双极型) 集成度, 存储容量小 (约 1Mbit/片), 不需刷新, 外围电路较简单, 且成本低

DRAM: DRAM 是靠 MOS 电路中栅极电容存储信息, 电容上的电荷会逐渐漏掉. 需要定时充电, 以维持存储内容不丢失 (称为动态刷新); 集成度高 (存储容量大, 可达 1Gb/片以上), 功耗低; 但速度慢; 约为 SRAM 的一半, 且需要刷新

地址空间: 计算地址总线 AB 的宽度决定了存储器空间的最大寻址范围, 把这个寻址范围称为地址空间 为什么采用 Cache 存储器的访问速度低是制约计算机系统性能的关键因素

解决方法: 1-在存储器访问时, 通过指令等待, 以牺牲 CPU 速度性能为代价 2-采用速度更高的静态存储器 SRAM 成本过高 (对比 DRAM) 3-采用高速缓冲存储器 Cache 在 CPU 与 DRAM 之间建立一个 (以 SRAM) 构成的缓冲存储器

总线的基本概念 共享: 当多个部件连接在同一组总线上, 各部件之间相互交换的信息都可以通过这组总线传递

分时: 是指任意时刻只能有一个设备向总线发送信息 总线主要性能指标 总线频率: 总线宽度: 总线带宽 带宽 (MB/s) = 总线宽度/8 \* 总线频率

同步方式: 同步总线或异步总线 总线复用: 信号线数 总线控制方式: 并发性、自动配置、仲裁方式、逻辑方式、计数方式

寻址能力: 指地址总线的位数及所能直接寻址的存储空间大小 总线的定时协议: 为使源与目的同步, 需要有信息传递的时间协议分为同步定时协议; 异步总线同步; 半同步总线信息 负载能力: 指总线上最多能连接的器件数

饱和和溢出 饱和: 当数据超过所能表示的最大数据范围时, 将其置为所能表示的最大 (或最小) 允许值. 可以减小数据范围的畸变 溢出: 当数据超过所能表示的最大数据范围时, 将超出范围的高位数据丢弃. 会产生较大畸变

三种复位方式 系统复位: 电源复位; 备份区域复位 引脚功能复用: 是指将片内的不同功能资源分配到同一引脚, 通过编程分别不同的功能应用. 由于实际应用中很少会用到器件全部资源, 通过引脚复用可以大大减少引脚数量, 从而节省成本、降低封装难度

MPU 和 MMU MPU: MPU 负责将内存空间进行分区域的访问权限管理, 适合要求对访问权限有明确要求的实时系统 MMU: MMU 除了分区访问权限管理以外, 主要还提供了内存的分页管理

MISO (Master Input Slave Output), 主设备数据输入, 从设备数据输出 MOSI (Master Output Slave Input), 主设备数据输出, 从设备数据输入 SCLK (Serial Clock), 时钟信号, 由主设备产生 CS (Chip Select), 从设备使能信号, 由主设备控制

控制相关的概念 转移目标指令: 是控制转移指令中的目标指令. 当满足转移指令的条件时, 程序将跳转到转移目标指令处执行

转移代价: 当程序发生转移时, 需要排空流水线, 造成流水线断流. 这引起的流水线预期延迟称为转移代价


转移延迟: 是转移指令后的一个时间片, 无论是否发生转移, 其指令的总延迟都会被执行

(具体什么指令会被放入转移延迟取决于编译器, 编译器会找到一个无论是是否转移都会执行的指令放进去. 如果找不到, 就需要放一个空指令, 此时就是产生转移代价)

转移目标缓冲器 (TTB): 它收集和存储近期所有转移目标指令的地址. 转移目标缓冲器能根据转移目标指令的地址, 并按照查找表的形式组织, 为动态转移系统提供信息

嵌入式系统的特点: 实时性可靠性可裁剪 嵌入式系统的特点: 嵌入式; 专用性; 计算系统 判断嵌入式系统: 是否将代码向前进位 CP, 其次向前进位为 CP, 当且仅当 CP 异或 CF = 1 时, 结果发生溢出

中断的识别: 请求—挂起—激活: 出现中断请求之后, 如果没有得到服务, 就一直被挂起. 即使中断



位段 (也称位带) 操作: 一次存储器操作只访问一个位 Cortex-M3/M4 在 SRAM 区和片上外设区, 各有一个位段区和位段寄存器

SRAM 区域的最低 1MB (0x2000 0000 ~ 0x200F FFFF) 片上外设区的最低 1MB (0x4000 0000 ~ 0x4000 FFFF) 位段寄存器中特定存储单元的某一位, 映射为一个位段的别名地址 (一个字)

一个字 (32 个比特) 被映射到 32 个位段别名地址 (32 个字) 位段操作的其他特点: 操作的原子性: 操作过程不会被其它事务打断; 简化转移判断过程

CPU 实现位段操作: C 编译器本身不支持位段操作但是可以编程实现位段操作 (1) 概念

输入: 外部晶振 HSE, 可选为 2~16MHz ①第一个分频器 PLLTYP 可选 1 分频/2 分频 ②一时钟源选择, 开关 PLLSRC 可选其输出为: 外部高速时钟 HSE 或内部低速时钟 HSI

③锁相环 PLL: 具有倍频功能 (2~16). 经过 PLL 的时钟称为 PLLCLK: 若设 9 分频, 则从 8MHz 的 HSE 变为 72MHz ④一开关 SW. 经过 SW 后即系统时钟 SYSCLK. SW 可选 SYSCLK 时钟源为以下之一: HSI, PLLCLK, HSE

⑤-AHB 预分频器 分频系数为 1/2/4/8/16/64/128/256/512 ⑥-APB2 预分频器 分频系数为 1/2/4/8/16. 若为 1, 则高速外设

某种原因撤消了请求，仍然会被处理。

在写入ISR时，应先读取中断源相关状态，若确有需要再，继续执行ISR；否则退出

**向量重定向机制**  
(中断向量表 (interrupt vector table) 包含中断服务程序的地址和中断源。这些服务程序是处理外部硬件中断请求的代码。)

**原因:** 向量表默认位置位于 CODE 区最开始处，MCU 制造商在此区域一般配置的是存放启动代码的 Flash 或者 ROM 型存储器。在某些 MCU 中，包含 Bootloader 的 ROM 就位于 CODE 区的最开始位置，而且没有使用存储器重定向特性或者存储器别名。两种情况都需要通过向量重定向表。

**实现:** 在 Cortex-M3/M4 处理器所集成的 NVIC 中，有一个名为 VTOR (Vector Table Offset Register, 地址为 0x0E000E08) 的寄存器。修改 VTOR 的值就能实现中断向量的重定向。起始地址必须能够被 4 整除 (中断向量数  $\times$  4) 的最小 2 的整数次幂。假设假设计共  $n$  个中断，按  $m=4n$ , 按  $k$  是大于  $n$  的最小 2 的幂，那么起始地址是  $k$  的倍数。

**中断、异常、外部中断及 EXTI**  
中断，系统停止当前正在运行的程序转到其他服务  
异常，所有能打断正常运行的事件，但异常由于 CPU 本身故障、程序错误或请求服务  
外部中断，异常包含中断 (即中断是异常的子集)，异常与中断都引起故障或请求服务

**STM32F103 异常系统:** 16 个系统异常 (也称: 内核中断/异常，编号为 0~15, 优先级为 -3 到 6) 和 60 个“外部中断” (M3 内核的定义，编号 16 以上，此时，不称 EXTI 中断，而是所有中断)

**外部中断 EXTI** 概念要小得多，特指，EXTI 中断。NVIC 支持 19 个 EXTI 中断/事件请求 (即 19 条外部中断线)

**中断处理**  
中断的整个过程分为 3 个阶段: 中断发生、中断处理和中断返回  
中断发生: CPU 确定要响应某中断源后，根据中断类型码去查找中断向量表中的对应项，获得中断服务程序的入口地址，接下来去保护现场和断点 (将标志寄存器和断点信息等压入堆栈)，随后中断向量表装入 PC 寄存器，在下一个指令周期即进入中断服务程序。**中断处理:** 就是执行中断服务程序的代码。包括断点保护和现场恢复 (从堆栈中恢复)

其他问题: 中断挂起; 中断嵌套; 中断屏蔽; 中断屏蔽  
AHB 系统构成: 主机; 从机; 仲裁器; 译码器。  
AHB 数据传输: 流水线; 突发传输; 流水线分离  
微处理器结构:


**3.20 某计算机按字节编址，其主存容量为 1MB，Cache 容量为 16KB，Cache 和主存之间的交叉地址大小为 64B，采用直接映射组方式。**  
(1) Cache 共有多少个字块 (Cache line)?  
(2) 主存地址为 02021H 的单元装入 Cache 后存放在 Cache 的地址是?  
(3) 主存地址为 02021H 的单元装入 Cache 后存放在 Cache 中的第几字块 (Cache 起始字块为第 0 字块)?

(1)  $\frac{16KB}{64B} = 256$   
(2) 主存首字:  $\frac{02021H}{256} = 2^2$ , 即页号下占 6 位; 块号占 6 位; 块内地址占 6 位  
02021H-0000 0100 0100 0001 0001b  
对应 Cache 内地址位 10 0000 0100 0011b-2021H


(3)  $1000 0000 = 128$   
**3.21 某计算机按字节编址，其主存容量为 1MB，Cache 容量为 16KB，Cache 和主存之间的交叉地址大小为 64B，采用 8 组相联映射组方式。**  
(1) 主存地址为 02021H 的单元装入 Cache 后存放在 Cache 中的第几组 (起始组为第 0 组)?  
(2) Cache 线对应的 Tag 字节占用多少位?

(1)  $\frac{02021H}{256} = 2^2$ , 即 32 个组, 主存每行有 32 块, W 占 6 位, 内页块号占 5 位, 页号占 20-6-5-9 位  
(2) 02021H-0000 0010 0000 0010 0001b, 页内块号为 0 0000, 即组号为 0, (3) 0

**3.23 试用 1M $\times$ 1 位的芯片构成 1M $\times$ 8 位的存储器。**



**3.27 设计一个用 4 片 4K $\times$ 8 位的芯片构成 8K $\times$ 16 位的存储器。**



[补充 5.43] (共 8 题) 以下关于 Cortex-M3/M4 操作状态与操作模式正确的是 ( )  
I. 特权线程模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入非特权模式  
II. 非特权线程模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入特权模式  
III. 非特权线程模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入特权线程模式  
IV. 非特权线程模式下访问 CONTROL 寄存器会触发 MemFault 异常  
V. 非特权线程模式下访问存储器可能会触发 MemFault 异常  
VI. 特权线程模式下可以通过置位 CONTROL 寄存器 nPRIV 位进入特权线程模式  
VII. 特权线程模式下只能使用 MSP 而不能使用 PSP  
VIII. 特权线程模式下只能使用 PSP 而不能使用 MSP

[补充 5.44] 以下关于 Cortex-M3/M4 堆栈说法正确的是 ( )  
I. 只支持满递减类型的栈  
II. 栈内双栈一个新的数据后，栈指针数值会增加  
III. 具有双栈的结构，有 MSP 和 PSP 两个堆栈指针  
IV. 非特权线程模式下只能使用 PSP 而不能使用 MSP  
V. MSP 的值在上电前就需要存储在片内的 Flash 中  
VI. PSP 的值需要在初始化程序中进行设置  
VII. 栈空间只能放置在 4GB 空间的 SRAM 区  
VIII. 按照 AAPCS 要求，栈需要双字对齐

[补充 5.45] 以下关于 Cortex-M3/M4 存储器系统说法正确的是 ( )  
I. 64B 的存储器交叉地址是固定不变的  
II. 原可以配置为大端模式的，也可以配置为小端模式  
III. 所有 Cortex-M3/M4 的存储器访问指令都支持非对齐访问  
IV. 4GB 空间所有区域都可以采用位带 (Bit-Band) 操作方式访问  
V. 位带操作能保障“读取修改”的流程不被其他操作打断  
VI. 处理器读存储器时，存储器系统会检查所访问区域的存储器访问属性  
VII. 非特权线程访问内私有区域可能会触发 MemFault 异常  
VIII. 处理器不会改变代码的执行顺序，因而不需要存储器屏障指令

[补充 5.46] 以下关于 Cortex-M3/M4 异常机制说法正确的是 ( )  
II. 特权寄存器 PRIMASK 和 FAULTMASK 只能由主处理器清除  
III. 特权寄存器 BASEPRI 采用了可伸缩的位设计  
IV. 每个异常都会有一个独立的问题处理程序  
V. 每个异常都有一个独立的问题处理程序  
VI. 异常的优先级顺序只能由软件对系统寄存器进行配置  
VII. 中断优先级顺序中最高的是 0，表示对应最高优先级的优先级  
VIII. 不同内核的异常采用了 2 个独立的中断源  
IX. 中断源中，中断源编号为 7 个独立的中断源  
X. 特权寄存器中，中断源编号为 7 个独立的中断源

**5.23 请简述哈佛结构的主要优缺点。**  
优点: 取址和数据发生可以通过两套独立的总线同时进行，从而减小了指令流水线和数据流水线冲突的概率。  
缺点: 哈佛结构较为复杂，与外设以及扩展存储器的连接难度较大。

**5.3 32M 与高速缓存 Cache 有何区别?**  
TCM 具有物理地址，需要占用内存空间，无 Cache 的不可不写操作。  
5.4 什么是饱和和运算? 请举例说明饱和和运算的作用。  
饱和和运算: 当计算结果溢出时，计算结果等于最大或最小的可表示范围，避免出现更大的溢出。  
例子: 单字节无符号数进行运算，0x1F+0x35 应该是 0x54，但由于结果大于 255，那么饱和和运算的结果就是 0xFF。

**5.5 ARM 指令集、Thumb 指令集和 Thumb-2 指令集之间的主要区别是什么?**  
ARM 指令集是 32 位，thumb 指令集只有 16 位，虽然 thumb 指令集在指令功能方面不如 ARM 全面，但是提高了代码密度，降低系统成本; 另外大多数 ARM 的接口都是 8 位或者 16 位的，利用 thumb 指令集可以提高传输效率。Thumb-2 指令集结合了 thumb 和 ARM 指令集的优点。  
5.6 MMU 和 MPU 的功能有何异同?  
MMU: 内存分页管理/分区访问权限管理+虚拟地址 VA 到物理地址 PA 的转换，适用于多用户系统。  
MPU: 内存分区访问权限管理，适用于要求对处理单元有明确要求的实时系统。

**5.7 Cortex-R5、R7、R8 和 R52 处理器中，采用异构双核或者异构多核架构的主要目的什么?**  
获得上述处理器可以在单处理器情况下实现突破技术。  
5.8 除了可以选择 FPU 以外，Cortex-M4 与 Cortex-M3 在指令功能上还有什么不同?  
Cortex-M4 支持 Cortex-M3 的所有指令，但额外增加了 DSP 扩展功能，例如:  
(1) 增加了支持 8 位和 16 位数据的 SIMD 指令，允许对多个数据进行并行处理和; (2) 支持多个子包 (SIMD 在內的) 数据和运算指令，避免在出现上溢和下溢时计算结果出现较大的畸变;  
(3) 支持单周期 16 位、双 16 位以及 32 位的乘加 (MAC) 运算。

**5.10 Cortex-M3 与 Cortex-M4 使用两个堆栈的目的是什么? 在中断响应时，程序断点和程序状态寄存器的内容保存在哪个堆栈中? 使用两个堆栈是为了服务于不同的操作模式和特权访问等级，处理模式总是使用 MSP，线程模式可以使用 MSP 或 PSP。程序断点和程序状态寄存器的内容保存在 MSP 中。**  
5.11 Cortex-M3/M4 的 CODE 区选用总线互连矩阵与总线复用器有何区别?  
总线矩阵: I-CODE 对 FLASH 的取操作按为 D-CODE 对 SRAM 的数据存取操作可以同时进行处理。  
总线复用器: I-CODE 和 D-CODE 对 CODE 区域的数据只能分时进行处理，数据传送不具有并行性。

**5.12 有些芯片制造商将所有的数据集中存储在 SRAM 区，试分析其利弊。**  
利: 将数据统一存放在并行性性能好的片上 SRAM 中，利用系统总线与 I-CODE 总线的总线进行数据传输。减少一块 SRAM，CODE 区只需使用相对简单和低成本的总线复用器，降低成本。  
弊: 占用系统总线资源，浪费了部分存储空间。

**5.13 Cortex-M3/M4 从 SRAM 读取数据执行时有什么缺点?**  
从 SRAM 区读取数据执行时和 CODE 区域利用 I-CODE 读取指令相比，效率较低。5.14 I-CODE 和 D-CODE 总线全部连接到同一片 Flash 芯片上会有什么问题?  
会产生冲突，无法做到并行操作，降低效率。

**5.16 如果非特权线程访问内核私有区域，将会导致哪一类异常? 如果 Cortex-M3 使用了一条 SIMD 运算指令，结果又将如何? 编号 4 MemFault 错误。**  
5.17 在 Cortex-M3/M4 中，寄存器 R0~R12 有何异同? 如果这些寄存器都是空闲的，你觉得首先使用哪些? 为什么?  
R0~R7 低位寄存器 (许多 16 位的 thumb 指令只能访问低位寄存器) R8~R12 高位寄存器 (可用于 32 位指令和少数几个 16 位指令) 相同点: 都是通用寄存器。为了能够实现汇编程序与 C 语言程序的相互调用，ARM 公司制定了 AAPCS (ARM Architecture Procedure Call Standard) 规范: R0~R3 用于子程序之间的参数传递; R4~R11 用于保存子程序的局部变量; R12 作为子程序调用中间寄存器。

**5.19 某段程序需要跳转到 0x0100 0000 变量，有人写了如下两行汇编指令代码:**  
MOV R0, #0x0100 0000  
MOV R15, R0  
请问这样会有什么后果?  
无论使用哪种指令还是直接写 PC 寄存器，写入值必须是奇数，确保其最低位是“1”，以表示处于 Thumb 状态，否则将被认同为试图写入 ARM 模式，从而导致出现错误异常。

**5.20 请说明特殊寄存器 PRIMASK 和 FAULTMASK 寄存器有何区别? 与 PRIMASK 不同的是，FAULTMASK 不用主动清除，当错误处理程序运行结束返回时，会自动复位 FAULTMASK。PRIMASK，当最低位被置位 (写入 1) 后，将屏蔽异常、NMI 和硬件错误以外所有的 (优先级高于 0) 的异常系统异常和外部中断; FAULTMASK 硬件故障异常也被屏蔽。**  
同: 都用于实现 1 位基于优先级异常/屏蔽寄存器。  
5.22 基于 Cortex-M4 的 SOC 芯片共有 64 级外部中断，BASEPRI 寄存器的宽度共有几位? 如果想屏蔽所有优先级大于 16 的中断，请写出对 BASEPRI 寄存器进行设置的汇编指令。如果想屏蔽所有优先级大于 0 的中断，该如何实现?  
BASEPRI: 7~2 共 6 位  
MOV R0, #0x 0000 0044 或者 MOV R0, #0b 010001  
MOV BASEPRI, R0  
MOV R0, #0x 0000 0001  
MOV PRIMASK, R0

**5.23 有人写了一段对 Cortex-M5 的进程线进行初始化的代码，其中 PSP 的初始值为 0x8765 4321，并且使用了如下几条语句:**  
“MOV PSP, R0”对 PSP 进行赋值 (其中 R0=0x8765 4321)。这样做存在哪些问题? 请逐一说明。  
由于堆栈地址是以字为单位的，所以只能使用字对齐，而 PSP 的初始值并没有做到字对齐，MSP、PSP 只能使用特殊寄存器指令 MRS、MSR 指令访问。  
5.25 在特权线程模式下如何切换到非特权线程模式? 在非特权线程模式下能否采用类似方式切换到特权线程模式? 为什么?  
在特权线程模式下可以通过修改 CONTROL 寄存器 nPRIV=1，就可以直接进入非特权线程模式。  
在非特权线程模式下，首先通过异常状态进入异常处理，在异常处理阶段修改 CONTROL 寄存器 nPRIV=0，然后就进入特权线程模式。

**5.29 Cortex-M3 存储空间的 bit-band 操作 (bit-band) 操作? SRAM 区域，片上外设区域支持 bit-band 操作。**  
5.31 写出利用位带操作读取 0x4000 1000 的第 3 位代码。  
LDR R0, =0x4002 0008 LDR R1, [R0]

**5.32 存储器访问属性包括哪些? 为什么?**  
当处理器继续执行下一条指令时，对存储器的写操作可以由写缓冲执行

可缓存: 读存储器所得到的数据可被复制到缓存，下次访问时可以从缓存中取出这个值  
从而加快程序执行  
可执行: 写存储器的数据可被复制到缓存，下次访问时可以从缓存中取出这个值从而加快程序执行  
可共享: 这种存储器区域的数据可被多个总线主设备共用。存储器系统需要在不同存储设备之间确保可共享存储器区域数据的一致性。

**5.35 Cortex-M 系列处理器不会改变代码的执行顺序，因而不需要存储器屏障指令，这个观点对吗? 为什么?**  
不正确。由于 cortex-M 系列存储器引入缓存，虽然存储器系统不会改变指令执行顺序，但是顺序执行的指令的存储器屏障指令的执行顺序先后顺序不定，因此需要存储器屏障指令来保证程序的执行顺序。

**5.36 处理器进入异常处理程序之前应保证现场需要把哪些寄存器的保护起来? PSR、PC、LR、R0、R12**  
**5.38 解释 Cortex-M 处理器的中断优先级分组机制。**  
8 位的优先级寄存器分为两部分: 分组优先级和 (组内) 子优先级。  
由于分组优先级和子优先级可以配置不同宽度的组合，有效提高中断优先级配置的灵活性。分组优先级对应地按优先处理

**5.39 解释向量重定向机制。**  
向量重定向使用 VTOR 指向向量表的地址，保存向量表相对于存储器的地址。处理器通过修改 VTOR 值修改向量的起始位置，从而实现对向量重定向。  
5.40 请说明何为分时复用?  
往往一些功能简单的单片机 (如 51 单片机) 的地址总线和数据总线是复用的，这样可以用较少的信号线完成数据传输的功能，有利于节省布线空间，降低成本。

**4.4 某计算机系统的地址总线宽度是 13 位，其数据总线宽度是 11 位，在不采用总线分时复用的情况下，请计算该计算机的最大存储器空间寻址范围。**  
 $2^{13} \times 11 = 90.1Kb$

**4.8 总线系统什么情况下需要总线仲裁 (arbitration)?**  
在多主设备的环境中，当多个主设备同时提出总线请求时，需要判定哪个主设备使用总线优先，这时需要总线仲裁，合理控制和管理系统中多个主设备总线请求，以避免冲突。  
4.13 异步总线有哪些可能的握手方式?  
不互锁方式、半互锁方式和全互锁方式。

**4.15 周期总线总线的时序有哪些特点? 适用于什么样的场景? 特点:**  
每个总线周期分为两个部分: 寻址子周期、数据子周期。数据子周期开始于地址子周期，主模块发送地址、命令及有关信息，经总线传输，由相关从模块接收。立即和总线后。随即总线可以被其他主模块使用。待从模块准备好数据后，启动数据子周期，从模块申请总线，请求主模块接收数据。  
适用于需要较大总线使用效率以及有多个主模块的系统。

**4.19 为什么 AMBA 总线没有定义电气特性和机械特性?**  
AMBA 总线是片上总线，是一种与工艺无关的片上协议，所以无需指明通信实体间硬件连接接口的机械特性。电气特性取决于设计时选择的工艺实现。  
4.21 简述 AHB 总线的流水线机制。  
单个数据流传输过程:  
①主机在地址阶段把地址信息 A 驱动到地址总线上②从主机时下一个时钟周期时钟的上升沿通过采样获取这个地址和控制信息③随后的下一个时钟周期时钟的上升沿通过采样获取总线数据 HDATA[31:0] 获取数据。  
整个过程中地址信息的更新和数据的更新在节拍上是错开的，在当前 AHB 传输地址阶段的地址信息实际上是上一次 AHB 传输最后一个时钟周期时钟已经驱动到 HADDR[31:0] 上，而本次 AHB 传输的数据更新至 HDATA[31:0] 上，只能在下次时钟周期传输第一个时钟周期才能被读取。这种地址和数据信息交换的操作方式，被称为流水线机制。

**4.22 简述 AHB 中 SPLIT 操作的优点。**  
避免了二级流水线操作在从机因为某种原因不能响应造成的流水线上中断影响总体性能。使 AHB 在具有提高总线效率的同时更具灵活性。

**4.23 解释图 4.23 中 HREADY 信号的作用。**  
接收端未准备好，将 HREADY 信号拉低，以插入等待周期，表示当前周期为插入的一个等待周期。  
4.30 PCIe 0.6 版本中 X16 的吞吐量 63.0 GB/s 是如何计算得到的?  
 $32GT/s \times 128/130 = 16.6 \text{ 504.12G(bits/s)} = 63.016 \text{ (bytes/s)}$

**4.35 异步串行通信中的起始位和停止位有什么作用?**  
起始位所起的作用就是表示字符传送开始; 停止位是一个字符数据的结束标志。

**4.38 什么是 I/O 接口? 一般接口电路中有哪些端口? I/O 接口: 常被作为 I/O 接口电路中的 I/O 控制器，是为协调微处理器与外设交换信息中速度有较大差异、电平信号不一致、数据格式不同、时序不匹配等方面不一致，在微处理器与外设之间引入中间接口电路。这中间接口电路就是 I/O 接口电路。**

**4.40 接口电路的输入需要缓冲器，而输出需要锁存器。为什么?**  
缓冲器: 外设数据保持时间相对于 CPU 的处理时间要长得多，输入数据不能影响系统总线的正常使用。  
锁存器: CPU 速度很快，而物理外设的速度比较慢，需要电路输出保持数据。

**4.51 什么是矩阵键盘的扫描法?**  
基本思路是: 逐列检查是否有按键按下，发现有按键按下后再确定其行。  
其基本过程是首先快速判断是否有按键按下，先使输出端口的各位都为低电平的零状态，相当于各列都接地，再从输入端口读取数据，如果读取的数据是 1111 1111，则说明当前所有行都处于高电平状态，没有键被按下，程序应该在循环中等待。如果有并行输入/输出接口的数据不是 1111 1111，则说明必须有行处于低电平，也就是说肯定有键被按下。为了消除抖动的影响，经过一定的延迟后，进入下一步，确定到底哪个键被按下。

**4.53 简述 LED 数码管的动态显示原理。**  
动态显示方式的原理是: 每个数码管轮流显示，每位数码管的点亮时间约 1ms，由于人的视觉暂留现象及发光二极管的余辉效应，尽管各个数码管并非同时点亮，但给人的印象是所有数码管同时显示。在动态显示方式中，各个数码管的段驱动信号并连在一起，因此无论段驱动信号的个数多少，需要的引线数目只需要 8 条。该输入/输出端口的各个数码管的公共端分别连接一根地址线，该输入/输出端口的各个数码管的个数为 N 时，需要的段驱动信号线为 N。因此动态显示方式总共需要的信号线数为 8+N。

**4.58 异步串行通信系统中，采样数据时为什么要对数据的中间位提高采样的精度，避免因干扰而影响采样。靠近发送波形的上升沿或者下降沿都有可能采到相邻的位信号。**  
8.3 嵌入式开发与通用计算机相比，有何独特之处? 交叉开发环境的主要组成部分是什么?  
与通用计算机应用系统的开发相比，嵌入式系统的开发环境、开发方式和调试方式都有明显区别。对于通用计算机应用系统而言，系统的开发机器即是系统的运行机器，系统的开发环境即是系统的运行环境。这就需要专用的开发环境、开发工具和调试方法。

**8.4 嵌入式系统的开发环境交叉开发环境 (cross development environment) 的主要由宿主主机 host、目标机 target 及其它们之间的连接构成。**  
嵌入式系统的主要由宿主主机、目标机 (嵌入式系统) 是不同的机器，嵌入式软件在宿主主机上使用嵌入式开发工具进行编译、链接和定位，生成可在目标机上执行的二进制代码，然后通过 JTAG 接口、串口或网口下载到目标机 (嵌入式系统) 上调试，调试完成后，将最终调试好的二进制代码写入目标机 (嵌入式系统) 微处理器的 ROM 中运行。

**8.7 何为引脚功能复用? 有何意义? 如何实现，请以 STM32F103 为例，举例具体说明。**  
引脚功能复用就是指特意将某个功能分配到一个引脚，通过编程分别将该芯片不同功能引出。  
意义: 大大节省了引脚数，解决了引脚资源不够的问题，方便更有效地利用引脚资源、降低成本以及复用的复杂度。  
实现方法: 配置好引脚复用的具体功能; 在实际使用时，通过 PINSELx 编程实现对多路开关的控制，通过引脚与某功能模块，实现引脚功能复用。

以 STM32F103RGT6 为例，引脚 PB10，主功能是 PB10，默认复用功能是 I2C2 的时钟输出 SCL 和 USART3 的发送端 Tx。  
**8.11 请设计一个 STM32 最小系统。**  
以 STM32F103 微处理器为例，典型的最小系统图所示，包含以下功能部件: STM32 芯片、电源电路、复位电路、时钟系统、调试和下载电路及启动电路。  
电源: 3.3V (一般可由供电电源 12V 通过可调稳压电路及低压差稳压芯片得到 3.3V); 复位: 手动复位按键，复位信号低有效; 时钟: 外接晶振频率为 8MHz (高速 HSE) 及 32kHz (低速 LSE) 两个时钟源;  
调试: 通过此电路连接上位机、仿真器与目标板，下载和调试程序; 启动: 可选择从用户 Flash 或系统 Flash 或片内 SRAM 上运行代码

**8.12 STM32F103 的复位电路有何功能? 常见的复位方式有哪些?**  
当微处理器上电时，电压不是直接连接到微处理器可工作的正常范围 (如 3.3V)，而是一个逐步上升的过程。此时，微处理器无法正常工作，会引起芯片内部程序无休止。同样的情况也会发生在微处理器的供电电压波动不稳定的时候。因此需要复位电路及时使微处理器保持复位，暂不进入工作状态，防止 CPU 执行错误指令，确保 CPU 及各部件处于确定的初始状态，直至电压稳定。复位电路的设计可直接影响到系统稳定性和可靠性。未添加复位电路或复位电路设计不可靠可能会出现“死机”及“程序跑飞”等现象。  
STM32F10x 支持 3 种复位形式，分别为系统复位、电源复位和备用区域复位。

**8.27 GP10 的复用功能映射射有何意义? 如何实现，举一个例子说明。**  
GP10 的复用功能映射射可把某些复用功能从 (默认款) 引脚转移到 (备用管) 引脚上，可分时复用外设，虚拟增加端口数量，优化引脚配置和布线设计 PCB，同时减少信号交叉干扰。  
从 I/O 引脚角度，引脚 PB10 主功能是 PB10，默认复用功能是 I2C2 的时钟输出 SCL 和 USART3 的发送端 Tx，复用功能是 TIM2\_CH3。上电复位后，PB10 默认为普通输出，而 I2C2 的 SCL 和 USART3 的 Tx 是它的默认复用功能。定时器 2 (TIM2) 在 I/O 引脚映射后，TIM2\_CH3 也可成为 PB10 的复用功能。若想在复用的默认复用功能 USART3，则需编程将 PB10 为复用输出模式，同时使能 USART3 并保持 I2C2 禁止状态。若使能 PB10 的复用功能复用功能 TIM2\_CH3，则需编程对 TIM2 进行映射射，然后再按复用功能方式配置。

**8.31 简述通用定时器的输入捕获过程。**  
输入时: 通过检测 TIMx\_CHx 通道上的边沿信号，在边沿信号发生突变 (比如上升/下降沿) 的时候，将当前定时器的值 (TIMx\_CNT) 存放到对应的捕获/比较寄存器 (TIMx\_CCx) 里面，完成一次捕获。同时，还可以配置捕获时是否触发中断/DMA 等。  
8.32 参照书中例子，采用 TIM2 进行频率测量，利用库函数数据实现其设置。  
TIM 的 1/3 通道设置:  
TIM\_ICInitStructure.TIM\_ICMode=TIM\_ICMode\_ICAP; //配置为输入捕获模式  
TIM\_ICInitStructure.TIM\_Channel=TIM\_Channel\_2; //选择通道 2  
TIM\_ICInitStructure.TIM\_ICPolarity=TIM\_ICPolarity\_Rising; //输入上升沿捕获  
TIM\_ICInitStructure.TIM\_ICSelection=TIM\_ICSelection\_DirectTI; //通道方向选择  
TIM\_ICInitStructure.TIM\_ICPrescaler=TIM\_ICPSC\_DIV1; //每次检测到输入捕获就触发一次捕获  
TIM\_ICInitStructure.TIM\_ICFilter=0x0; //捕获滤波器配置  
TIM\_SelectInputTrigger(TIM2,TIM\_TS\_T1FP1); //选择边沿后 T11 作为输入数据源，触发下面程序  
复位  
TIM\_SelectSlaveMode(TIM2,TIM\_SlaveMode\_Reset); //复位模式-选中的触发输入 (TRGI) 的上升沿初始化计数器，并且产生一个更新信号  
TIM\_SelectMasterSlaveMode(TIM2,TIM\_MasterSlaveMode\_Enable); //主从模式选择

**8.34 简述通用定时器的比较输出过程。**  
当 CNT 计数值 (变动至) 与 CCR 值相等时，将相应输出寄存器配置为输出模式选择以赋值 (并输出); 位置、位宽、翻转或不翻转，并将状态寄存器 SR 中相应标志位置位。同时，如果相应中断源标志位置位且中断使能，则产生中断。最后，如果 DMA 请求使能，则产生 DMA 请求。  
5.50 说明 STM32F103 的 USART 数据接收/发送过程。数据接收核心是两个移位寄存器: 发送移位寄存器和接收移位寄存器，负责收发数据并做并串转换。

**1. USART 数据发送过程**  
内核指令或 DMA 外设先将数据从内存 (变量) 写入发送数据寄存器 TDR。然后，发送控制器适时地自动把数据从 TDR 加载到发送移位寄存器，将数据一位一位地通过 Tx 引脚发送出去。当数据从 TDR 到发送移位寄存器的转移后，会产生 DR 空事件 TXE 吗，当数据从发送移位寄存器全部发送到 Tx 后，产生发送数据完成事件 TC。可在 SR 中查询出全部事件。数据发送，设置寄存器各位，过程如下:  
①CR1、UE 置位，②启用 USART; ③CR1、M 定义字长; ④CR2、STOP 定义停止位位数; ⑤若采用多缓冲传输模式，配置 CR3、DMAT 使能 DMA; (另外配置 DMA); ⑥利用 BRR 选择波特率; ⑦置位 CR1、TE，发送一个空闲帧作为第一次数据发送; ⑧若要发送数据写入 DR 此操作清除 SR、TXE; ⑨一个缓冲区情况下，重复 C。

**2. USART 数据接收过程**  
数据发送的逆过程。数据从 Rx 引脚一位一位地输入到接收移位寄存器中。然后，接收控制器自动将接收移位寄存器的数据转移到接收数据寄存器 RDR 中。最后，内核指令或 DMA 将 RDR 数据读入内存 (变量)。当接收移位寄存器的数据转移到 RDR 后，会产生 RDR 非空/已满事件 RXNE。数据接收配置如下 (前 5 步与发送相同):  
①CR1、UE 置位，②启用 USART; ③CR1、M 定义字长; ④CR2、STOP 定义停止位位数; ⑤若采用多缓冲传输模式，配置 CR3、DMAT 使能 DMA; (另外配置 DMA); ⑥利用 BRR 选择波特率; ⑦置位 CR1、TE，发送一个空闲帧作为第一次数据发送; ⑧若要发送数据写入 DR 此操作清除 SR、TXE; ⑨一个缓冲区情况下，重复 C。

**8.57 SPI 的环回总线结构有何特点，简述之。**  
主要特点包括如下几个方面:  
1. SPI1 位于高速 APB2 总线上，其他 SPI (如 SPI2、SPI3 等) 位于 APB1 总线上。既可作为主设备，也可作为从设备; 3. 主模式和从模式下均可由软件或硬件进行 NSS 管理，动态改变主/从操作模式; 4. 可编程传输，由时钟极性和时钟相位决定; 5. 可编程数据格式，8/16 位数据帧，LSB 或 MSB 在前的数据帧; 6. 可编程传输速率，最高可达 18MHz; 7. 可触发中断的两个标志位; 8. 支持 DMA 驱动的 1B 发送和接收数据帧，分为主发送和接收请求; 9. 带或不带第三根双向数据线的全双工同步传输; 10. 支持以多主设备方式工作。