

# 不要落题！

正序原码前补0

$A + AB = A + B$	0	1	3	2
$A(\bar{A} + B) = AB$	4	5	7	6
$AB + \bar{A}C + BC = AB + \bar{A}C$	12	13	15	14
$AB + \bar{A}C + BCD = AB + \bar{A}C$	8	9	11	10

 $A + BC = (A + C)(A + B)$  $\bar{A}B + A\bar{C}$  (或与或, 最小项) $= (A + B)(A + C)$  (或与或, 最大项) $= \bar{A}\bar{B} AC$  与非-与非

与或取反两次, 摩根展开一次

 $= \bar{A} + B + A + C$  或非-或非

与或取反两次, 摩根展开一次


 $= \bar{A}\bar{B} + AC$  与或非

与或取反函数, 后取反

## 优先编码器 74X148

对8个输入信号按优先级编码, 输出3位代码

通过多片级联, 对多于8个输入信号进行编码




## 扩展

$\bar{S}$	$I_0$	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$	$\bar{Y}_S$
1	x	x	x	x	x	x	x	x	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
0	x	x	x	x	x	0	0	0	0	0	0	1
0	x	x	x	x	x	0	1	0	0	1	0	1
0	x	x	x	x	0	1	1	0	1	0	0	1
0	x	x	x	0	1	1	0	1	0	1	0	1
0	x	x	0	1	1	1	1	0	0	0	0	1
0	x	0	1	1	1	1	1	0	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	0	1





## 3-8译码器 74X138




$E_3$	$\bar{E}_2$	$\bar{E}_1$	$A_2$	$A_1$	$A_0$	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	
0	x	x	x	x	1	1	1	1	1	1	1	1	1	1
x	1	x	x	x	1	1	1	1	1	1	1	1	1	1
x	1	1	x	x	1	1	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	0	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	1	1	1	1	1	1	0	1	1

 $\bar{Y}_1 = E_3 \bar{E}_2 \bar{E}_1 m_1$  当  $E_3, \bar{E}_2, \bar{E}_1 = 100$  时,  $\bar{Y}_1 = \bar{m}_1$ 


## 扩展



## 双四选一数据选择器 74X153/八选一 74X151



可以由此实现组合逻辑电路。

利用一片74X153构成八选一:

E1接A2非, E2接A2, Y或一下即可。

数值比较器

$F_{A>B}$   
 $F_{A=B}$   
 $F_{A<B}$

扩展应用:

I为辅助输入端, 把高位的F依次接到低位的I上即可。

加法器

一位半加器: 输入只有AB, 输出进位Co, 半加和S

$S = A \oplus B, Co = AB$

一位全加器:  $\{Co, S\} = A + B + Ci$

$S = A \oplus B \oplus Ci, Co = AB + (A \oplus B)Ci$

4位超前进位加法器:  
74X283(C<sub>1</sub>是C<sub>1</sub>)  
实现A-B:  
74x283(0)

按补码执行  $D' = A - B$  运算  
A  $\geq B$ : 无借位 V = 0  
A  $< B$ : 有借位 V = 1  
74x283(1)  
V = 0: D = 0 + D' = D  
V = 1: D = 0 - D' = -D

锁存器

锁存器对时钟的电平敏感, 在有效电平期间更新状态

SR锁存器要保证 SR=0!

特性表

$S, R$  触发器  
 $Q^{n+1}$  说明  
0 0  $Q^n$  保持  
0 1  $Q^n$  清0  
1 0  $Q^n$  置1  
1 1  $Q^n$  禁止

电路结构  
- 利用反馈实现记忆  
- 利用R、S更新状态

逻辑符号

门控SR锁存器 (依然有 SR=0)

特性表

$E, S, R$  触发器  
 $Q^{n+1}$  说明  
0 x  $Q^n$  保持  
1 0  $Q^n$  保持  
1 1 0 置1  
1 1 x 禁止

D锁存器

逻辑符号

特性表

$E, D$  触发器  
 $Q^{n+1}$  说明  
0 x  $Q^n$  保持  
1 x D 跟随

传输门实现:

当 S1 合上,

S2 断开时,

Q=D, 跟随

当 S2 合上, S1

断开时, Q 保持

传输门相当于

受控的双向开关

传输门: 当带圈的=0, 不带圈的=1, 导通。

触发器

只在时钟上升沿/下降沿更新状态。其余时刻保持。

D触发器  $Q^{n+1} = D$

(a) 特性表

(b) 逻辑符号

(c) 时序图

(d) 状态图

T触发器  $Q^{n+1} = TQ^n + \bar{T}Q^n$

JK触发器  $Q^{n+1} = \bar{Q}J^n + QK^n$

同步置数法构成60进制:

Q=59时  $\bar{PE} = 0, D$ 接0000,C有效。

Q=59时: 左边是5(101), 右边是1111(TC=1)。

逻辑符号

异步清零法构成60进制:

Q=60时左边的6被接下去 (右边已经是0了无需处理), 清零。Q=59时C有效。

逻辑符号

计数器

环形计数器: 移位寄存器串行输出与串行输入相连。

EG. 1000-0100-0010-0001-1000...

假设设有n位 (n个D触发器),  $Q_{n-1}$ 与D<sub>n</sub>相连。

有 n-1 个无效循环。

扭环形计数器:  $Q^{n-1}$ 与D<sub>0</sub>相连。

有 n/2-1 个无效循环。

为实现自启动: 需要改一下。

逻辑符号

半导体存储器

只读存储器 ROM

正常工作状态只是读出信息, 断电后信息不会丢失, 常用于存放固定信息(如程序, 常数等)

X个字 Y条位 X个字对应  $\log_2 X$  条地址线(最高地址 X-1)

Y位对应 Y条数据线 总共 XY个存储单元

注意: 有的位可能是不必要的。

E8.2位进制数转化为BCD码只需要10位(高2位全是0)

DRAM (动态 RAM): 内容不停刷新 (与 SRAM 相比)

地址分两次输入

RAS: 行地址选通 CAS: 列地址选通

因此 X 个字对应  $(\log_2 X)/2$  条地址线。

位扩展

除数据引脚外, 芯片的其他引脚(地址, 数据, 控制)并联

逻辑符号

字扩展

除片选引脚外, 芯片的其他引脚 (地址, 数据, 写允许)并联; 高位地址经译码选择芯片。

逻辑符号

注: 图中是用8个2114扩展的。后面六个没画。

举例: 构成 X 进制计数器 (模 X)

异步清零法:

当  $Q = X$  时:  $\bar{CR} = 0$

当  $Q = X-1$  时:  $C = 1$

原理: 一旦计数到 X, Q (X) 立刻被按下去, 清零。

同步置数法:

当  $Q = X-1$  时:  $\bar{PE} = 0, D = 0000, C = TC$

原理: 在下一个 CP 上升沿时, 进行同步置数,  $Q=0$ 。

同步置数法的其他实现方法:

当  $Q=X-2$  时:  $\bar{PE} = 0, D = 1111, C = TC$

原理: 在下一个 CP 上升沿时, 进行同步置数,  $Q=0$ 。

拓展: 异步清零 100 进制计数器。

逻辑符号

特性表

TC

CR

PE

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D

D


<div data-bbox="699 1548 71

# 不要落题！

## 半导体


N型掺入五价元素，自由电子是多数载流子，空穴是少数载流子，带负电，为N型  
P型掺入三价元素，自由电子是少数载流子，空穴是多数载流子，带正电，为P型  
PN结：加正向电压（P正N负）导通  
加反向电压（P负N正）截止  
以此构成二极管。

## 二极管




理想模型：  
忽略死区和导通压降  
 $i > 0, v = 0$   
 $v < 0, i = 0$   
硅二极管0.7V  
锗二极管0.2V

稳压二极管：反向击穿特性很陡，主要工作在反向击穿状态。




## BJT三极管



内部结构特点  
发射区掺杂浓度很高  
基区很薄且掺杂浓度很低  
集电区面积很大  
e：发射极 b：基极 c：集电极  
对NPN,当 $V_{be} > 0.7/0.2$ , 且 $V_{ce} > V_{be}$ 时, 放大。  
对NPN,当 $V_{be} > 0.7/0.2$ , 但 $V_{ce} < V_{be}$ 时, 饱和。  
对NPN,当 $V_{be} < 0.7/0.2$ , 截止。  
对PNP,当 $V_{be} < -0.7/0.2$ , 且 $|V_{ce}| > |V_{be}|$ 时, 放大。  
对PNP,当 $V_{be} < -0.7/0.2$ , 但 $|V_{ce}| > |V_{be}|$ 时, 饱和。  
对PNP,当 $V_{be} > -0.7/0.2$ , 截止。  
截止区： $i_b \approx 0$ ,  $i_c \approx 0$   
饱和区： $i_c$ 随 $V_{ce}$ 增大而增大, 且 $\beta i_b$   
放大时： $i_c = \beta i_b (\beta > 1)$ ,  $i_e = (1 + \beta) i_b$

## 原理：

发射区多子电子向基区扩散形成电流 $I_{EN}$   
- 在基区被复合的电子形成电流 $I_{BN}$   
- 余下电子向集电区漂移形成电流 $I_{CN}$   
基区多子空穴向发射区扩散形成电流 $I_{EP}$   
集电结两侧少子形成漂移电流 $I_{CBO}$



IEP忽略, ICBO, ICEO很小, 忽略。

所以  $IE = IC + IB = (1 + \beta)IB$

## 其他特性：

集电极最大允许电流 $I_{CM}$

集电极最大允许功耗 $P_{CM} = V_{CE} * I_{CM}$

反向击穿电压

$V_{(BR)CEO} > V_{(BR)ICEO} > V_{(BR)EBO}$

## MOS管

增强型NMOS：

当 $V_{GS} > VT$ (开启电压)：ds导通  
 $V_{GS}$ 继续增大, 沟道变厚, 电阻率减小。

$V_{GS}$ 不变, 增加 $V_{DS}$ , 一开始 $I_D$ 增加。  
当 $V_{DS} = VT$ 时, 沟道出现夹断, 夹断处电场强度很高, 电子依然可以被拉过去。但由于电压主要加在夹断区,  $V_{DS}$ 继续增加,  $I_D$ 不变。

耗尽型NMOS：在栅极下方的绝缘层中掺入大量的金属正离子, 从而预置了导电沟道。VT是负的。

P沟道：相反。

## 总结

类型	NMOS		PMOS	
	增强型	耗尽型	增强型	耗尽型
VT	正	负	负	正
何时导通	$V_{GS} > VT$	$V_{GS} > VT$	$V_{GS} < VT$	$V_{GS} < VT$

## 基本放大电路—共射放大电路

	BJT (双极型)	场效应管 (单极型)
导电特点	多子和少子都参与导电	只有一种多子导电
控制方式	电压/电流控制电流	电压控制电流
类型	PNP, NPN	N沟道、P沟道、增强型、耗尽型
C、E一般不可倒置使用		D、S一般可倒置使用
输入电阻	小	很大
噪声	较大	较小
热稳定性	差	好
抗辐射性	差	强
制造工艺	较复杂, 不易大规模集成	简单, 易于大规模集成

正向特性：

击穿区 截止区 死区 导通区

反向特性：

$V_{BE}$  直流通路

可求其直流通路。

将 $V_{CC}$ 接地, 电容短路, 可求交流负载线。

$v_{CE}$ 斜率 $= -(R_f // R_L) i_C$ , 且过Q点。

因此, 交流负载线比直流通路陡。

当 $V_{CE}$ 大于直流通路与 $i_B = 0$ 的交点时, 出现截止失真, 此时应当增大 $V_{BB}$  (直流输入电压)

当 $V_{CE}$ 小于直流通路与左边陡增的线的交点时, 出现饱和失真, 此时应当减小 $V_{BB}$ , 增大 $V_{CC}$ 。

(上面的式子也可用叠加原理推,  $V_{I1}/V_{I2}$ 接地)

直流通路

交流负载线

直流通路与交流负载线的交点

直流通路与交流负载线的交点