选课类别:专业 | 教学类型:理论实验课 |
课程类别:研究生课程 | 开课单位:计算机科学与技术系 |
课程层次:硕士 | 学分:3.5 |
|
水课,混学分可以来,不考试,最后一个项目,给分85+
水课只能说,学的vhdl,确实国内用的少,现在还是verilog实用。没有平时作业,考勤好像就人来的少会有一次,记不得了。期末就交一个学习和调研笔记,6000字,然后是做一个设计,随便做什么,题目自拟,要写设计报告,拍演示视频。看起来很多课程实验,但老师没有要求去做。
课程内容非常”古典“,大概介绍的主要是2000年前后的技术,对现在意义有限。此外,课程内容有相当一部分都是在讲VHDL,尽管现在Verilog HDL比VHDL用的多多了。
课程考核主要包括读书报告和实验两个部分:
总的来说,如果此前有FPGA、硬件描述语言(VHDL和Verilog都成,都能用)、电子制作的经验,这门课应该还是挺容易水过的。
我实验是用Sipeed TANG Nano 9K做了个Flappy Bird,算是锻炼了一下纯FPGA的项目能力,顺便学了些复古计算的知识。
虽然因为各种因素到4月份才出分,但给分也都挺好的。