选课类别:计划内与自由选修 | 教学类型:理论实验课 |
课程类别:本科计划内课程 | 开课单位:信息科学技术学院 |
课程层次:专业基础 | 学分:2.5 |
《电子系统设计》课程理论课偏重概念讲授,主要涉及HDL和FPGA操作,而上课基本是“纯对着PPT念”。部分同学认为上课没有必要,不点名,做实验即可。课程实质内容删去DSP模块,被认为是合理的调整。
理论部分作业很少,实验部分对未接触过FPGA的同学较有挑战性,但总体难度适中。实验课件详细,注意分模块编写代码,并在搭建硬件时警惕不稳定因素。课程提供了丰富的实验资料和复习资料,以提高学习效率。
考试包括填空、简答、编程题,思考题作为考前的提纲,覆盖较全面。建议背诵思考题并回顾实验例子。尽管考试内容中规中矩,但有同学建议手写代码题注意课本例题。
给分存在分歧,有同学反映给分较满意,另一部分则认为给分不尽人意。无及时查阅成绩的安排,被部分学生批评。总体建议合理安排课程的学习和实验时间,以确保取得较好成绩。
今早考完这门课,过来点评一下。
先说课程,老师上课纯纯对着ppt念,所以不听也罢。
课程理论部分基本没有作业,实验对于没有接触过FPGA的同学来说挺折磨的,但实际难度可能还不及计科魔术电路进阶里面的实验的难度。
期末会发思考题,我整理了一下贴在下面,供大家参考。
考试形式的话,填空题+简答题+编程题。填空题和简答题大部分和思考题重叠,但是我自己整理的时候有漏东西,比如说一个知识点A,我可能背了b、c、d、e,漏了a,然后就考到了。编程的话,实验有认真做,考试前把第五章的例题过一遍基本没问题(手写代码是真的脑残)
学习方法的话……理论课完全没必要挺,老师也不点名,懂的都懂。实验认真做,报告认真写,我感觉问题不大(指没出分前,出分后回来补充)。
https://futuristic-bandana-baf.notion.site/a40c1aa5ee0c4efa9b8a3096e19bf5c1
另外,我是20级少院的王子康,培养方案是23系,个人角度出发,感觉23系的传承做的不是很好,一级一级之间没啥交流,我想尽我薄力改善这个状态,希望能达到网安大礼包那种氛围(有点不现实),有志向的同学欢迎联系我 matrix_wzk2003@mail.ustc.edu.cn 对于我上面放出来的笔记有修改意见的同学也可以联系我,我可以开放权限给你进行修改。
另另外,Notion是真的好用。
2023.2.23 墨迹了一个寒假总算出分,综评92,给分应该还可以
第十周考完试十九周出成绩 期间没有期末成绩公布 没有查卷安排 没有任何风吹草动 就出成绩了
作业按时提交 实验、实验报告都验收了 考试的时候感觉也还可以 (至少全答了,没对答案) 出分74
我是什么很贱的学生吗? 大三了还要面对这样的刁难
放一个链接在这里,希望将要上这门课的同学和复习的同学能充分利用这些资料(PPT、教材、课件、源码、实验文档等)
xuzhen0913/electronic-system-designation: resources for lecture "electronic system designation" in USTC (github.com)
听说这门课快考试了,放一张往年卷:电子系统设计2020试卷.pdf(只有2020年的这一份,过去很久了,每年都有变化,仅供参考)
比较简单的一门课,10周理论课大概一半时间讲verilog语言,这一部分听课后做实验就很简单,或看老师的课件也行(私以为如何在自己电脑上下载quartus和modelsim是最难的hhh)。实验的课件很详细,基本不用动脑子,就把课件的文字图片叙述转化代码就可以了。考前背老师发的思考题、把实验拿出来看看就行。
但是我测,84咔叽了 :(
一门鸟课,上课内容基本是水,实验做一下,考前狂背那个名为思考题的考纲就行了(怎么考这种东西啊)
给分比较满意,感觉应付考试就是对着助教给的复习提纲背PPT,上课不点名,感觉就是对着PPT讲吧,中规中矩,作业不太多,就几次,5次实验难度不算特别大,熟悉下Verilog。总的感觉课比较水
闲来无事来评下课。这门课跟上学期的屑课计嵌很像,上课时就是各种概念的灌输。考试有填空题、选择题、简答题、手写代码题,考试前把老师会发个思考题,把里面的东西死记硬背下来基本可以覆盖90%的概念题。代码题考前注意看课本上的例子。
作业不多只有四次,大概就是让你写实验要用到的某个模块的代码。作业扣分有点严,所以建议在自己电脑上装好Quartus,代码跑仿真了没问题再打印出来。
实验做起来挺折磨的,实际硬件实现的时候经常是各种bug,下面是一些个人建议:
1.写代码时分成各个模块,写完后modelsim仿真了逻辑没问题再写下一个模块,最后写一个总的代码把所有元件例化连起来
2.在写各种8选1选择器、编码器时如果不加process,那么就是纯组合逻辑,这样有可能会导致不稳定。所以建议都加个process(clk,din)之类的
这门课已经按照课程改革删去了DSP部分,好评!
内容就是HDL入门和FPGA操作,可能大部分人不会去干这个方向但真的挺有意思的。VHDL不是很好写,很多VHDL编写规则是不会在书上写的,看综合器的警告报告很重要!
感觉这门课理论课真的没必要上,HDL这种东西跑实验比什么都强,还有就是这种课不和数电同期开设就离谱。6系同学大四有6门课,5门要考试,什么叫离大谱啊?(战术后仰)信院培养计划搞得什么乱七八糟的玩意?隔壁电子系统综合设计这种课有必要存在?
教师主页: 暂无