实验兼具难度和一定程度的美感，给分有了具体清晰的标准，可以说这学期的改革是基本成功的。祝组成原理实验改革顺利。 然而Verilog在大部分学生的工作中可能用处不大，基本只有搞fpga开发，EDA开发的人用，科大应该加强对C++等面向对象语言的基础教学（不是说非得开一门课，实际上留成ICS这种课的课程 >>更多

老师讲课会讲一些计网知识的深刻思想，非常精彩。这学期实验压力比较小，考试题目也比较友好。 >>更多

可以体会到Havard、MIT学生的感受，值得一选。 收获：学习了一些算法和理论知识，同时让我知道自己没有学理论的天赋。 >>更多