给分厚道。期末成绩不对,跟老师说了一声,提了 47 分。 >>更多
这门课程的给分存在严重的教学事故。总评先给了95,在教务系统上登出,又撤回降到89 。而原来85的还有提到89的。玄学给分 玄学调比例这件事给我的直接观感是:分数是老师说怎么给就怎么给的,上差下差甚至可以3个档。这就是妮可对学生负责吗?分数全靠运气??非常生气。卢建良也不负责,据同学反应答疑还是张老 >>更多
感觉好好写实验报告,水水地做实验比水水地写实验报告,好好做实验给分高,这种课没法按照实力给分的,玄学。 >>更多
反正也没得选,给一些建议吧:1.最好找张俊霞老师debug,姿势水平高且态度非常友好。2.实验报告一定要认真写,心得体会之类的多凑字数,凑一两次以后按自己套路写起来就快了。出分以后普遍反映是给分差吧,我实验报告每次600字+,其他方面大家也都差不多,最后91,感觉给分还OK。3.写代码建议先自己思考 >>更多
继大雾实验之后成为可以日常吐槽的实验课!给分真的很差……建议学弟学妹从第一次实验课开始就每次按时交……我就说为什么那么多学长学姐重修一门一学分实验课的 >>更多
课程很麻烦,每周都是噩梦。 期末的大作业可能是占比很大的,实验报告估计会有意想不到的占比。 >>更多
拔苗助长的FPGA体验,懵逼的不行的综合实现综合时会出现各种玄学,大抵是因为Verilog本来是一门用于仿真的语言最后却拿来做综合,导致诸多边角情况,生成奇怪的电路……(也许应该自己看看开源的Verilog实现吧,比如yosys?)最后肝了一星期,看了一遍AXI总线的手册,调了EthernetLit >>更多
看到同学来点评这门课了,所以我也来写点东西……评分在分数出来之后可能会修改。已修改这门课大概就是使用 Verilog 语言在 Vivado 中写“代码”,刷 FPGA 开发板,实现功能。今年的实验手册应该和之前不一样,是直接用的 Xilinx 的大学教学手册。不得不说,这个手册的编排极不上心,一堆 >>更多
院必修课,给一分是因为:原来给了六分,我写了总共得有好几万字的实验报告好好搞,一开始98总评,忽然还说要改总评!??98给我改到91??正态分布个锤子,说的不好听点,凭什么要让我被正态分布?我写的多还是我的错了?一学分的实验,可以直接占掉你前一天的准备+一个下午课上+一个晚上报告的时间。如果你选择不 >>更多
上面基本把该说的都说了。我在这补充一点:给大家提一个醒,实验报告要认真写,占20%。我有个同学大作业和我做的基本一样(VGA做的一个八数码拼图游戏),实现方法、代码什么的互相都有交流,大作业得分很接近,前面的实验也都是按时完成的,但是我们的总评差距很大。唯一的解释就是实验报告的问题了。另外,我室友期 >>更多