写点评首先是为了把《CPU设计实战》放上来。https://rec.ustc.edu.cn/share/b18b7a20-daff-11ee-93ac-852edfbab9e4这本书确实是CPU设计的指南，哪怕是组原竞赛班也要作为重要参考。但令人惊奇的是，这本书却是从最最基础的Verilog使用开始 >>更多

同是实验课，隔壁的大物实验快来学学，实验文档真的无微不至，评分标准也非常清晰，助教小哥哥善解人意（会帮忙debug并且第一次检查出错还会给一次修改机会）还记得有一次助教们集体检查到十二点多，最后打车回的高新区，强烈要求给助教加鸡腿ε٩(๑> ₃ <)۶ з 具体来说，这门课并不需要多么卷（毕竟也才1 >>更多

Verilog真好玩！几天前就出分了，🐦到现在才来评。如果你已经定下来要来计科的话，不妨像我一样大一上就把Verilog学起来，然后把VerilogOJ做起来，毕竟这玩意是迟早要做的，刚好也能帮助你了解这门语言，这样到上这个课的时候就不用花那么长时间去debug了（提高班的另说，因为我以后不打算做体 >>更多

这门课本身体验是十分不错的，从最基础的语言到学会仿真，上板，再到编写越来越复杂的模块，最后实现一个较为复杂的项目。整体的感觉是循序渐进的。实验文档十分详细，不论是实验环境的配置，还是实验内容内容本身，亦或是评分标准，在实验文档中都有详细的说明。实验任务的量感觉还是比较合理，最好是提前几天开始做，每天 >>更多

来自提高班，我只能说，马哥，我们的超人。 >>更多

来自普通班。省流(也不一定)版：我在本学期学习体验最好的课程，没有之一。实验设计绝对好评，文档内容丰富并且提供了代码框架，每个实验上手都不难，因此这门课并没有花费我太多的时间。在选做部分均选择分值最高题目并且检查时不被扣分的前提下，Lab1~6都在1小时以内完成，Lab7大约用了2个小时出头。不过大 >>更多

看到各位都给好评，衷心为各位取得的收获或成绩感到同样的喜悦。下面我要来泼一点冷水了。这是我大二上，唯一一门认为给分对不起我的课程。其它所有课程，有认真学习修成正果的，有呼呼大睡勉强及格的，有考前突击老师大力奶的，有评价透明给分公道的。本课程破了先例。实验全部做了，选择性必做基本都选的最高分做，助教那 >>更多

2023.7.26大家好，按照惯例先来占个坑。2023 秋季学期我将担任《模拟与数字电路实验》课程助教，并对本学期的实验内容进行调整与重新设计。希望本学期的实验能带给大家一些不一样的体验！也欢迎对硬件感兴趣的同学报名数电实验提高班！PS: 提高班的马助教今年也会回归哦~ 2023.12.15在昨天， >>更多

综合实验选了LC3，实验一脑残扣了0.5，总计实验部分扣了4.5，报告没扣分，然后总评就93，没有4.3了😭。只能说太卷了。学习完魔术与它的实验部分，我真心感觉到：我对于ISA更往下的东西确实没有太大的好感与兴趣。ISA往下的东西抽象太少，实操起来有点过于繁琐。ISA往上的东西把该封装都封装好了，用 >>更多

啊哈！今天出分辣！我或成为今年出分以后第一个评分的人！这学期的模拟与数字电路实验相比前几年做了重大的革新，实验文档十分详细，只要坚持看完基本上就不会卡大壳！最后的猜数字游戏有亿点点难，不过在吴助教详尽的文档下做出来也只是时间问题（对本人而言）——就是时间花的有点多。这学期的评分实现了精确到题目的量化 >>更多