咱就是说，实验都按时完成，报告都正常写，oj都做完了，大实验挑了个最简单的拿及格分，为什么同样是这样做的人分数差别会有辣么大呢？没到优秀还要给个81卡绩，屑屑你，魔术实验。 这门课唯一好的就是助教了，助教gg耐心细致还平易近人，与ics的hyq助教形成了鲜明的对比 >>更多

本人参加了提高班，授课老师是张俊霞。个人感觉与普通班相比，提高班的内容和难度都与理论课更加匹配，实验内容包括编码器与译码器（对应理论课课本的4.4.1和4.4.2）、运算器与寄存器（4.4.4、4.4.5、第5章）、有限状态机（6.3）、计数器（内容还包括按钮去抖动和取信号上升沿，顺带学习了LED数 >>更多

上面基本把该说的都说了。我在这补充一点：给大家提一个醒，实验报告要认真写，占20%。我有个同学大作业和我做的基本一样（VGA做的一个八数码拼图游戏），实现方法、代码什么的互相都有交流，大作业得分很接近，前面的实验也都是按时完成的，但是我们的总评差距很大。唯一的解释就是实验报告的问题了。另外，我室友期 >>更多

院必修课，给一分是因为：原来给了六分，我写了总共得有好几万字的实验报告好好搞，一开始98总评，忽然还说要改总评！？？98给我改到91？？正态分布个锤子，说的不好听点，凭什么要让我被正态分布？我写的多还是我的错了？一学分的实验，可以直接占掉你前一天的准备+一个下午课上+一个晚上报告的时间。如果你选择不 >>更多

首先今年的实验室从logisim在电脑上手绘电路开始的。和数字电路课程很配套，也大大减少了大家理解学习电路的难度。 今年只有三个小实验+一个大实验是需要烧板子的，也就是说前半学期这门课就是单纯的福利课…是的，我直到第二次上fpga之前每周撑死花2个小时在这门课上。 当然开始正式上板子了也慢了…不过基 >>更多

学过计算机组成原理之后再来学这个表示也有点恶心。logisim虽然有点小儿科，但是有时候也挺迷的。Verilog的话，相比于cod来说还是非常基础的了（除了大作业之外），不过好久没怎么写有时候也要调挺长时间的bug。最后大作业不是很清楚情况。前面所有实验我应该都是满分，最后交了个cod的五级流水线C >>更多

这条点评是给数电实验提高班的。· 可以获得什么？相比数电实验普通班的总共十次实验并除了最后一次可能使用到开发板外几乎都使用vlab平台外，提高班只有七次实验，且全部使用开发板，在进行实验的体验上是要好不少的。提高班实验的难度上是要高于普通班很大一截的，因此可以学到很多普通班没有教或者没有应用到的知识 >>更多

2022秋提高班今天出分了 于是评课提高班是非常适合对硬件方向（体系结构啥的 有兴趣的同学选修的 也不需要任何基础 好好听课就行（甚至张老师还会为实验课在理论课上加点内容x课程任务量确实大 基本上课以来每个周末一半都在写实验 但这也保证能够基本的运用Verilog（一学分确实有点不太合适给分也是真的 >>更多

我上的提高班，现在还没出分，来评课一个。助教超级好，偶尔帮忙讲课就能看出来水平很高。而且找助教 答疑 聊天的时候，我也了解到了很多相关领域的东西并且确定了自己POI内容不算很难，就是有时候debug会有些焦躁事实证明正常情况所有实验可以全肝ddl，很推荐大家来 >>更多

体现了计科的特点：自学。老师提供了辅导书和各种参考资料，在实验的过程中基本靠自己看，编写代码，以及在一遍一遍的错误和调试中学习Verilog。这个实验会用去每周2个小时到1天不等的时间。最后的大作业在两周内完成，我用了5天（全部学习时间用来编程），没有用外设，做出了一个用户界面不怎么友好的游戏，目测 >>更多