来自于数电实验普通班，我认为这门课是我这学期体验感最好的课之一了，主要是因为助教们都很好（实际上这门课就是靠助教撑起来的），实验文档也都写的很详细，减轻了工作量。助教应该都是大三大四的本科生，能够理解我们的难处，也不会为难人，ddl也会根据我们的情况调整。在上这门课之前，我听说这门课会非常占时间，但 >>更多

看到同学来点评这门课了，所以我也来写点东西……评分在分数出来之后可能会修改。已修改这门课大概就是使用 Verilog 语言在 Vivado 中写“代码”，刷 FPGA 开发板，实现功能。今年的实验手册应该和之前不一样，是直接用的 Xilinx 的大学教学手册。不得不说，这个手册的编排极不上心，一堆 >>更多

写点评首先是为了把《CPU设计实战》放上来。https://rec.ustc.edu.cn/share/b18b7a20-daff-11ee-93ac-852edfbab9e4这本书确实是CPU设计的指南，哪怕是组原竞赛班也要作为重要参考。但令人惊奇的是，这本书却是从最最基础的Verilog使用开始 >>更多

分是打给助教gg们的，这门课的所有助教人都很好，有问必答，态度特别好 感觉前7个实验都不难，主要是费时间最后一个实验是三选一，我选了VGA，说着是VGA比剩下两个难，但是其实真的做了也就那样，而且做VGA基本上做出来就保底3.7了，所以建议大家最后一个实验选VGA >>更多

这门课本身体验是十分不错的，从最基础的语言到学会仿真，上板，再到编写越来越复杂的模块，最后实现一个较为复杂的项目。整体的感觉是循序渐进的。实验文档十分详细，不论是实验环境的配置，还是实验内容内容本身，亦或是评分标准，在实验文档中都有详细的说明。实验任务的量感觉还是比较合理，最好是提前几天开始做，每天 >>更多

来自提高班，我只能说，马哥，我们的超人。 >>更多

来自普通班。省流(也不一定)版：我在本学期学习体验最好的课程，没有之一。实验设计绝对好评，文档内容丰富并且提供了代码框架，每个实验上手都不难，因此这门课并没有花费我太多的时间。在选做部分均选择分值最高题目并且检查时不被扣分的前提下，Lab1~6都在1小时以内完成，Lab7大约用了2个小时出头。不过大 >>更多

啊哈！今天出分辣！我或成为今年出分以后第一个评分的人！这学期的模拟与数字电路实验相比前几年做了重大的革新，实验文档十分详细，只要坚持看完基本上就不会卡大壳！最后的猜数字游戏有亿点点难，不过在吴助教详尽的文档下做出来也只是时间问题（对本人而言）——就是时间花的有点多。这学期的评分实现了精确到题目的量化 >>更多

希望像我一样的普通学生不要入坑提高班了会变得不幸😭😭😭 出分了，本人平时的实验都是只完成了基础的部分，最后的大作业做的部分也不是很多，最后给了4，还是很满意的了。zjx是我爹！ >>更多

最后一个实验做的LC-3，总评给了优秀。1学分的课，内容太多了，每周都要花几个小时来照着文档自学然后做实验。本人觉得数电挺有意思，通过这门课收获也挺多（虽然都是看文档自学）。建议有游戏本（别的电脑我没用过）的同学自己装一个vivado，速度会比在线等虚拟机快一些。总体来说这门课性价比很低，如果培养方 >>更多